-
FPGA的设计流程手册
FPGA设计流程指南
介绍基本的设计方法-FPGA Design Process Manual
- 2022-08-14 04:24:11下载
- 积分:1
-
ram32b
VHDL code for 32 byte RAM
- 2009-06-04 19:50:35下载
- 积分:1
-
全加器
利用Verilog语言编写的,在vivado环境下带进位标志的全加器的工程文件与Testbench(Engineering files and Testbench of the full adder with the carry mark in vivado environment written by Verilog language)
- 2018-08-06 14:15:55下载
- 积分:1
-
SOUND_PLAY6
WM8731芯片的音效处理verilog代码,
WM8731芯片是音频ADCDAC芯片(WM8731 audio processing chip verilog code, WM8731 chip audio ADC DAC chip)
- 2013-12-14 14:12:10下载
- 积分:1
-
在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法
在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法-BOOTH algorthim implemented in the MAXPLUSII environment, which can carry out arbitrary bits multiplication.
- 2022-05-08 13:11:29下载
- 积分:1
-
vhdl编写的fifo程序
vhdl编写的fifo程序-VHDL procedures prepared by the fifo
- 2022-02-01 01:32:39下载
- 积分:1
-
MAC_TxScheduler
Ethernet MAC-MII interface of Transmit
- 2014-02-15 00:35:25下载
- 积分:1
-
Quartus II VHDL语言8分频器计数器
分频计数器是指对信号进行分频处理的计数器,分频分偶数和奇数分频两种。VHDL主要用于描述 数字系统的结构,行为,功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式、描述风格以及语法是十分类似于一般的 计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分,及端口)和内部(或称不可视部分),既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL 系统设计的基本点。
- 2022-06-12 04:54:28下载
- 积分:1
-
RFID
RFID防碰撞算法的研究,以及对其各种算法的仿真,以及改进算法的仿真和比较。(RFID anti-collision algorithm, as well as its simulation algorithms, and improved simulation and comparison algorithms.)
- 2020-12-03 09:59:25下载
- 积分:1
-
mp3decoder
verilog实现mp3解码程序,包括testbench(mp3 decoder verilog implementation procedures, including the testbench)
- 2020-12-31 15:38:59下载
- 积分:1