登录
首页 » VHDL » ALTERA NIOS处理器,用VHDL在QUARTUS下编写,用NIOS SHELL调试通过,实验LCD液晶显示...

ALTERA NIOS处理器,用VHDL在QUARTUS下编写,用NIOS SHELL调试通过,实验LCD液晶显示...

于 2022-03-20 发布 文件大小:35.01 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

ALTERA NIOS处理器,用VHDL在QUARTUS下编写,用NIOS SHELL调试通过,实验LCD液晶显示-Altera NIOS processor, using VHDL in QUARTUS prepared with NIOS SHELL debug through experimental LCD

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SVPWM_FPGA_ContainSourceCode
    广东工业大学硕士论文《SVPWM算法优化及其FPGA/CPLD实现》,在详细分析经典SVPWM算法基础上,提出一种优化算法,并在FPGA上实现。论文附录包含VHDL源码。(Guangdong University Thesis " SVPWM algorithm to optimize its FPGA/CPLD realization" in the detailed analysis of the classical SVPWM algorithm is proposed based on an optimization algorithm, and implemented on FPGA. Paper appendix contains VHDL source code.)
    2013-12-30 16:00:11下载
    积分:1
  • TCM解码,VHDL代码,是我在工作中做的工程代码,时序稳定,里面有syn以及软判决的算法,经典...
    TCM解码,VHDL代码,是我在工作中做的工程代码,时序稳定,里面有syn以及软判决的算法,经典-TCM decoder, VHDL code, yes, I do work in the project code, timing stability, There are syn and soft-decision algorithm, classic!
    2022-09-27 21:25:03下载
    积分:1
  • FFT
    64-point FFT/IFFT processor architecture : Rrdix-SDF
    2013-01-13 06:29:57下载
    积分:1
  • 数字相位
    PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the lock data the rising and falling edge; top-level document is PLL.GDF
    2023-05-28 08:00:03下载
    积分:1
  • 1602C
    文件名:lcd1602lib.h 内 容:1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H * inside let: 1602 LCD control port, data port and related operations )
    2012-05-08 15:15:36下载
    积分:1
  • Quartusrs232
    串口通讯,与硬件联通调试过,收发程序是分开的。(Serial Communication)
    2009-05-04 14:53:06下载
    积分:1
  • AD6 中进行FPGA设计与仿真
    说明:  AD6 中进行FPGA设计与仿真,很不错的资料哦(FPGA design and Simulation in AD6, very good data)
    2020-04-15 21:22:17下载
    积分:1
  • 基于fpga和xinlinx ise的音乐播放器vhdl程序,希望对你有所帮助!...
    基于fpga和xinlinx ise的音乐播放器vhdl程序,希望对你有所帮助!-and xinlinx ideally music player VHDL process, and I hope to help you!
    2023-02-07 05:35:03下载
    积分:1
  • BCH编码器和解码器的源代码,FLASH控制器,通信是必要的哦
    bch encoder+decoder 源代码,Flash控制器,通讯都需要用到哦-bch encoder+ decoder source code, Flash controller, communications are needed Oh
    2022-05-19 23:35:28下载
    积分:1
  • MAX5250_Serial
    说明:  对MAX5250芯片进行控制,实现DA转换输出。(Controlling MAX5250 Chip)
    2019-06-27 14:19:36下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载