登录
首页 » Verilog » FPCA_彩灯控制器

FPCA_彩灯控制器

于 2022-03-21 发布 文件大小:2.66 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

基于fpga的彩灯控制器。利用verilog硬件描述语言,掌握状态机的基本原理,利用状态转换,实现26个(8个绿灯,18个红灯)LED灯显示8种不同的闪烁花型,主要包括 绿灯全亮,红灯左移 绿灯左移,红灯全亮 绿灯左移,红灯左移 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • useful
    FPGA做VGA视频显示的详细资料,我找了很久才收集起的,有四篇文章,很有用(FPGA do VGA video display detailed information, I found a long time before they start collecting, with four articles, very useful)
    2020-12-21 18:29:09下载
    积分:1
  • OFDM-based-on-FPGA
    用FPGA实现OFDM系统,硬件语言为Verilog,环境为xilinx,详细介绍了接收机和发射机各个模块的源代码(OFDM system with a FPGA implementation, hardware language Verilog, environment xilinx, details of receiver and transmitter modules source code)
    2015-05-11 08:58:13下载
    积分:1
  • 232543
    FPGA Implementation of QFT based Controller for a Buck type DC-DC Power Converter and Comparison with Fractional and Integral Order PID Controllers
    2010-08-20 17:53:54下载
    积分:1
  • jiaozhijiejiaozhi
    VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)
    2020-07-17 15:08:49下载
    积分:1
  • 浮动点加法器
    语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......
    2022-09-16 23:30:03下载
    积分:1
  • code
    直接序列扩频通信(主要包括BPSK调制和BPSK解调以及PN码的产生)(Direct sequence spread spectrum communication (including BPSK BPSK modulation and demodulation, and the PN code generation))
    2013-05-31 14:04:09下载
    积分:1
  • 低功率 MAC 单元的 VLSI 设计与实现
    在大部分的数字信号处理 (DSP) 应用程序的关键操作是乘法和积累。实时信号处理要求高速度 和低功耗的高吞吐量乘数-蓄能器 (MAC) 股,始终是以实现高性能数字信号处理系统的关键。 这项工作的目的是,设计和执行的一个低功率 MAC 单位与块技术扶持,以节省电源。首先,1 位 MAC 单元而设计,用适当 几何图形,使功率优化、 区域和延迟。在管道阶段在延迟 MAC 单位估计基于控制单元为了控制数据 用于低功率的 MAC 块之间的流量。同样,N 位 MAC 单元设计和使用,使流水线的阶段控制逻辑的低功耗控制 适当的时间。设计的加法器单元格具有优势的业务速度高,小晶体管计数和低功耗。MAC 在 0.18um 上实现 CMOS 技术 使用节奏演奏家工具。在各种体系结构中的此文件 alsoinvestigates 乘数和加法器哪些是适合高吞吐量信号的实现
    2023-07-22 14:00:03下载
    积分:1
  • 静态哈夫曼编码
    对一个256长度的,数据为0-9的数据序列,进行哈夫曼编码。
    2023-01-01 14:50:03下载
    积分:1
  • CPU-Verilog
    说明:  简单流水线CPU,使用 verilog实现,实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
    2020-06-23 19:40:01下载
    积分:1
  • gcounter1
    数字钟vhdl实现,在线测试无误,具有闹钟,对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)
    2013-10-19 22:06:16下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载