登录
首页 » Verilog » 1024位RSA加密算法

1024位RSA加密算法

于 2022-03-21 发布 文件大小:3.23 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

 RSA算法的描述 选取长度应该相等的两个大素数p和q,计算其乘积:                         n = pq 然后随机选取加密密钥e,使e和(p–1)(q–1)互素。 最后用欧几里德扩展算法计算解密密钥d,以满足                 ed = 1(mod(p–1)(q–1)) 即             d = e–1 mod((p–1)(q–1)) e和n是公钥,d是私钥  

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • spartan_6
    spartan6学习资料,官方资料,用户手册,包括5个主要文件(Spartan 6 Learning Materials, Official Materials)
    2020-06-17 19:00:01下载
    积分:1
  • i2c
    说明:  本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准,以主机模式与外围设备进行数据通信,对IIC从机模型进行读/读,读/写,写/写,写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失,自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)
    2019-06-18 12:18:10下载
    积分:1
  • DDSverilog
    说明:  基于FPGA的Veilog HDL实现代码,简单明了,希望能帮助verilog的初学者……(DDS based on Verilog DHL for FPGA )
    2011-04-11 22:56:23下载
    积分:1
  • FPGA_design
    成功解决FPGA设计时序问题的三大点.word说明文档,很详细(FPGA design timing problems successfully solved the three points)
    2010-07-19 16:16:28下载
    积分:1
  • VHDL-the-count
    利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟,计数器进行加计数,并利用数码管进行显示,当计数到9999 时,从0 开始重新计数(Use of VHDL hardware description language design a 0 ~ 9999 addition counter. According to a certain frequency of the trigger The clock, counter add count, and use digital pipes to show that when the count to 9999, starting from 0 to count )
    2012-01-13 14:01:38下载
    积分:1
  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • a
    说明:  用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)
    2013-07-21 15:03:31下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • 用uvm仿真的example code
    采用uvm-1.1d system verilog lib uvm可用于大规模仿真验证测试 配套example code提供了从入门级到深入学习的code,在modelsim 10.2c版本上运行成功了
    2022-02-21 05:41:05下载
    积分:1
  • Practical-Statecharts-in-C-and-CPP
    QP编程创始人所著的介绍QP编程思想的书,中文版。QP是用于嵌入式中状态机编程的开源软件。(QP programming book written by the founder of the introduction of QP programming ideas, and Chinese version. QP is open source software for embedded state machine programming.)
    2015-03-07 18:00:15下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载