登录
首页 » Verilog » sv fifo 环境

sv fifo 环境

于 2022-03-21 发布 文件大小:1.10 MB
0 93
下载积分: 2 下载次数: 2

代码说明:

异步 fifo 证实使用系统 verilog.100 英寸 %功能覆盖率和代码覆盖率已经 provided.environment createddifferent 测试用例为了满足要求而编写的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EnDat
    ENDAT 协议说明,包括时序等详细的说明,(endat Encoder characteristics)
    2021-05-12 22:30:02下载
    积分:1
  • 3
    说明:  利用vhdl语言编写的译码器程序,采用两种不同方式(The use of language decoder vhdl program, using two different ways)
    2009-11-17 13:14:45下载
    积分:1
  • 48_4.12
    网络通信中的MII接口 通常将4位nibble数据送出,此程序将4位数据组合成8位数据并行输出(8比特==1个字节)。。完全可用 同时包含84转换(The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte). . Completely available at the same time contains 84 conversion)
    2009-04-21 13:43:45下载
    积分:1
  • Array-multiplier
    Array muiltiplier verilog code.. 4 bit two inputs with 8 bit outputs
    2015-02-21 12:59:12下载
    积分:1
  • ds18b20温度传感器
    ds18b20温度传感器,通过状态机对传感器分别进行初始化,访问寄存器,读取数据,将读取到的数据显示到数码管当中,实现温度传感的功能。18b20主要是3个状态机,一个主状态机和两个嵌入的状态机。
    2022-12-14 06:50:04下载
    积分:1
  • Dice_game
    VHDL Project for beginners. Electronic dice game. Perfect for Spartan devices.
    2011-02-22 22:07:59下载
    积分:1
  • yuanchengxu
    基于Verilog HDL的通信系统设计(Design of communication system based on Verilog HDL)
    2011-11-19 13:36:54下载
    积分:1
  • 3路由器的设计与验证
    应用背景这是一个内部的以太网路由器数字系统的源代码。代码已经编写的Verilog使用行为模型。有3个奴隶,一个主人,这就是为什么它被称为3配置。关键技术主要的RTL已使用Xilinx ISE仿真。FPGA实现了FPGA做sparten家庭。alhou ASIC实现,可以使用任何标准的工具如概要等。
    2022-02-06 03:03:45下载
    积分:1
  • 基于FPGA和matlab的IIR滤波器设计
    基于FPGA和matlab设计的IIR滤波器,利用matlab的simulink工具进行设计,包含了源码和相关文档说明,希望能够对大家有所帮助
    2022-04-02 06:35:36下载
    积分:1
  • 交通灯控制系统
    基于veilog语言的交通灯控制系统,无左转灯,自制数字电子技术课程设计,仿真通过,由于是多个程序拼接外加本人水平有限,可能结构略有杂乱。
    2022-08-18 14:49:32下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载