-
e1framer
E1 deframmer and Frammer.
- 2013-02-25 19:43:35下载
- 积分：1
-
Nut
UG二次开发，课程作业，研究生，学习，初学者，打孔，复杂体，阵列
UG C program，homework，student，study，first，hole，complex，many(
UG C program，homework，student，study，first，hole，complex，many)
- 2015-01-15 12:26:29下载
- 积分：1
-
FPGA做从设备的IIC逻辑
用逻辑实现iic协议，其中fpga端作为从设备，接收主设备发送过来的信号，并解析。由于是是作为从设备，因此，也不需要发送对端的IIC地址，对外就是SDA和SCL这2根信号线
- 2022-04-08 08:36:38下载
- 积分：1
-
buffer
用verilog实现的buffer，经过了fpga平台验证。(Implement buffer with verilog.)
- 2020-10-28 12:19:58下载
- 积分：1
-
StepMotor_CurrentLoop
实现二项混合式步进电机的驱动，和步进电机的细分程序。(The driving of binomial hybrid stepper motor and the subdivision program of stepper motor are realized.)
- 2020-06-21 02:20:01下载
- 积分：1
-
1pps
说明： fpga程序，产生1pps脉冲信号，使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
- 2020-06-20 17:00:01下载
- 积分：1
-
FIRfilterverilogHDL
FIR滤波器的verilog HDL代码示例，以16阶为例(Verilog HDL code for fir filter)
- 2015-07-08 17:05:38下载
- 积分：1
-
iq_balance
调整iq幅度不平衡的模块，可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
- 2021-04-23 17:48:47下载
- 积分：1
-
密克罗尼西亚糙摩尔
它包含不同的方式给代码有限状态机，如代码 SM 和 NSL 块中的和在另一个敢 OFL......
等等......可以引用不同的代码习惯
- 2022-11-27 07:40:03下载
- 积分：1
-
ARM-Verilog-HDL-IP-CORE
ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)
- 2020-09-21 10:27:52下载
- 积分：1
