-
jiecheng
利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)
- 2016-05-16 21:01:23下载
- 积分：1
-
MVB_test
此功能是实现曼彻斯特编码的Verilog代码，经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)
- 2021-01-03 17:48:56下载
- 积分：1
-
pinlvji
用汇编语言设计的频率计，注释较详细，适于初学者学习使用(Assembly language design frequency meter, the comment in more detail, suitable for beginners to learn to use)
- 2012-04-16 10:47:59下载
- 积分：1
-
VER_I2C_EEPROM
EEPROM 的verilog仿真模型（cat24cxx系列）(verilog simulition Model of EEPROM,include cat24cxx)
- 2016-10-15 11:37:50下载
- 积分：1
-
FPGA-root-operation
本文分析比较了实现开方运算的牛顿一莱福森算法、逐次逼近算法、非冗余开方算法种算法,并给出了基于的开方器的实现方法(Root operation FPGA-based implementation.pdf)
- 2012-11-04 01:44:02下载
- 积分：1
-
cpsk_dpsk
数字通信系统相移键控CPSK信号和差分相移键控的调制与解调的VHDL代码(Phase shift keying digital communication system CPSK signals and differential phase-shift keying modulation and demodulation of the VHDL code for)
- 2009-11-06 16:11:03下载
- 积分：1
-
1pps
fpga程序，产生1pps脉冲信号，使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
- 2020-06-20 17:00:01下载
- 积分：1
-
ADV7180
files describe how to configure an ADV7180
- 2010-03-17 22:49:23下载
- 积分：1
-
流水线的 FFT/IFFT 64 点处理器
64 - 点基数8 FFT。
正向和反向FFT。
流水线型模式操作中，每个结果被输出在一个时钟周期内，从潜延迟
输入到输出等于163个时钟周期，同时装载/卸载的支持。
输入数据，输出数据，与系数宽度参数化的范围为8〜16。
两个和三个数据缓冲器被选中。
FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在
250MHz的时钟周期，并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期，
分别。
FFT单元为10位的数据和系数，和2个数据缓冲器占用1513 CLB切片，4-
DSP48模块，并在Xilinx公司X2,5千比特的RAM
C4SX25 FPGA和700的CLB切片4DSP48E块，并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM，数据缓冲器是
在
- 2023-07-23 01:10:04下载
- 积分：1
-
AD_sample
AD采集模块,设计模块采集AD5270的输出数据(AD Collection module
Design module to collect the output data of AD5270
)
- 2020-11-18 16:19:39下载
- 积分：1
