- 
                        prbs编码FPGA实现
                        
                          PRBS的验证就是PRBS的产生的反过程,具体方法是Transceiver接收端首先将收到的数据寄存一拍(并行    请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看       加载中 侵权举报                         
                            - 2022-07-20 20:27:10下载
- 积分:1
 
- 
                        用Verilog实现的八位存储器参考代码
                        
                          我们按照应用的需求来定义计算机,本文介绍一个非常简单的CPU的设计,它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte,其中1byte=8bits。所以这个CPU就有6位的地址线A[5:0],和8位的数据线D[7:0]。
	  我们仅定义一个通用寄存器AC(8bits寄存器),它仅仅执行4条指令如下:
					  Instruction
					  Instruction Code
					  Operation
					  ADD
					  00AAAAAA
    请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看       加载中 侵权举报                         
                            - 2022-04-28 07:03:19下载
- 积分:1
 
- 
                        I2C-code
                        
                          I2C总线协议 Verilog源代码.试过,没有错误!可以直接使用(I2C bus protocol Verilog source code. Tried, no errors! Can be used directly)                         
                            - 2013-06-03 10:54:17下载
- 积分:1
 
- 
                        recarry
                        
                          fir filter 程序
老师上课留的作业,在这里跟大家分享一下,希望能有所帮助(fir filter procedures teacher in the class to stay the operation here to share with you, hope can be helped)                         
                            - 2006-10-11 19:34:43下载
- 积分:1
 
- 
                        _基于FPGA的激光测距系统研究
                        
                          说明:  基于fpga的激光测距系统,可以给工程提供理论指导(The laser ranging system based on FPGA can provide theoretical guidance for engineering)                         
                            - 2019-11-25 12:54:41下载
- 积分:1
 
- 
                        liyuanlnx_dynamic_led
                        
                          FPGA数码管显示秒表实验
三种方法实现:
方法一:	对秒计数,得到(秒显示)0~9,
	对(秒显示)计数,得到(分秒显示)0~5,
	对(分秒显示)计数,得到(分钟显示)0~5,
	注意进位时机
方法二:	对秒计数,得到(秒显示)0~9
            	对秒计数,得到(分秒显示)0~5
	对秒计数,得到(分钟显示)0~5
方法三:
	只对秒计数,分别取模
	%60得到分钟显示			************************
	余数%10得到分秒显示		(据说)取模运算占资源!!!!(也能接受?好像...)
	再剩下的余数为秒显示                   	************************(Experiment of Digital Tube Display Stopwatch Based on FPGA
Three ways to achieve)                         
                            - 2020-06-22 04:40:02下载
- 积分:1
 
- 
                        FPGASPI
                        
                          FPGA SPI 主要模块全部涵盖 时序解释 与DSP通信(FPGA SPI Timing interpretation covering all main modules communicate with the DSP)                         
                            - 2020-12-09 13:49:20下载
- 积分:1
 
- 
                        verilogdct
                        
                          dct实现verilog hdl的数字图像处理,源代码(dct achieve verilog hdl digital image processing, source code)                         
                            - 2020-12-02 17:49:26下载
- 积分:1
 
- 
                        AES-on-FPGA
                        
                          AES算法在FPGA上的实现,对AES算法所用的器件资源进行了总结(AES on FPGA  the Fastest to the Smallest)                         
                            - 2014-12-31 10:06:46下载
- 积分:1
 
- 
                        123456shouhuoji
                        
                          售货机-VHDL语言-已调试通过
真的很好用哦~适合一切学习EDA的初学者,能够让你轻松度过EDA课!~(Vending machine-VHDL language- has been really good with debugging by Oh ~ EDA for all beginners to learn, to let you easily through the EDA class! ~)                         
                            - 2010-05-09 22:31:14下载
- 积分:1