登录
首页 » Verilog » cpu32 _加法器

cpu32 _加法器

于 2022-12-10 发布 文件大小:8.65 MB
0 165
下载积分: 2 下载次数: 1

代码说明:

介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • turbo_encoder
    在赛灵思的FPGA上实现turbo码的编码程序,使用Verilog语言实现。(Implemented on Xilinx FPGA in the turbo coding principle, the use of Verilog language.)
    2021-04-19 09:38:51下载
    积分:1
  • adder
    用于实现FPGA硬件开发使用的加法器,需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
    2020-06-22 03:20:01下载
    积分:1
  • dma_ahb
    挂靠在AMBA2.0的AHB总线上的DMA装置,用于直接发起数据传输。(Anchored the DMA devices the AHB bus AMBA2.0, for initiating data transfer.)
    2021-03-29 21:49:10下载
    积分:1
  • 55593402DDS_vhdl
    DDS分频实现,全部代码的完整过程,包括截图等(DDS divider to achieve the complete process of all the code)
    2013-05-15 16:49:55下载
    积分:1
  • 无线通信的MATLAB和FPGA实现
    无线通信的MATLAB和FPGA实现,书籍,经典无线通信,代码可以实现(Wireless communication MATLAB and FPGA implementation, books, classic wireless communications, code can be achieved)
    2017-07-26 02:01:54下载
    积分:1
  • Verilog HDL 程序设计实例
    Verilog HDL 程序设计实例,对大家学习Verilog HDL硬件语音会有很大的帮助。
    2022-07-13 10:49:27下载
    积分:1
  • rfid new code
    In the data management system a significant role of the Data link layer is to convert the unreliable physical link between reader and tag into a reliable link. Therefore, the RFID system employs the Cyclic Redundancy Check (CRC) as an error detection scheme. In addition for reader to communicate with the multiple tags, an anti-collision technique is required. The technique is to coordinate the communication between the reader and the tags. The common deterministic anti-collision techniques are based on the Tree algorithm such as the Binary Tree and the Query Tree algorithms.
    2019-04-30 16:54:27下载
    积分:1
  • 实践 tic tac toe vga
    实践的打井不工作,只是尚未尝试测试出多一点,不是最后的版本 !
    2022-01-25 18:36:03下载
    积分:1
  • verilog sram
    用于控制SRAM,16bit*1 M.  控制读取方向,严格按照时序图进行延迟设计,非常适合参考设计,用于其他相关开发。希望对大家有用。 用于控制SRAM,16bit*1 M.  控制读取方向,严格按照时序图进行延迟设计,非常适合参考设计,用于其他相关开发。希望对大家有用。
    2022-04-12 06:05:49下载
    积分:1
  • DSP--PFPGA
    在FPGA中编写FPGA芯片与DSP28335进行通信的程序(FPGA chip and DSP28335 written in FPGA communication program)
    2015-02-02 18:46:25下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载