登录
首页 » VHDL » 液晶的控制,有VHDL语言实现

液晶的控制,有VHDL语言实现

于 2022-03-23 发布 文件大小:332.73 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

液晶的控制,有VHDL语言实现-lcd control

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VLSI-Paper
    VLSI based question set
    2013-04-02 18:36:26下载
    积分:1
  • State machine used to achieve code lock
    用状态机实现密码锁State machine used to achieve code lock-State machine used to achieve code lock
    2022-10-12 19:25:03下载
    积分:1
  • float_int
    自己编写的,浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)
    2020-12-18 10:29:11下载
    积分:1
  • 以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助...
    以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助-These are the VHDL hardware description language written in a simple flow path lights technetium procedures,刚接触VHDL want to have some friends to help
    2023-08-06 14:45:02下载
    积分:1
  • vhdl的一个串行序列信号发生器的设计与实现
    vhdl的一个串行序列信号发生器的设计与实现-vhdl sequence of a Serial Signal Generator Design and Implementation
    2022-04-24 02:34:50下载
    积分:1
  • 8b10b_xilinx
    xilinx 的8B10B编解码源码, 里面有仿真模型,用以测试验证(xilinx 8B10B encode/decode source)
    2018-07-20 16:02:29下载
    积分:1
  • Double_Pulse_Test
    利用VHDL语言描述出一个双脉冲,可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)
    2020-11-22 12:29:35下载
    积分:1
  • SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备...
    SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器,寄存器中存放的是奇数帧的同步头,也就是110。 EVEN_9BHREG是一个8位的备份寄存器,寄存器中存放的是偶数帧的同步头,也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Register, Each will enter the data from the register into the lowest point, and the left shift accordingly. ODD_110BREG is a three backup Register, the Register is stored in the odd frame synchronization head, is 110. EVEN_9BHREG 8 is a backup Register, which register is kept even the first frame synchronization, is 10011011. This register the two initial value of the system into a start.
    2022-05-15 03:11:22下载
    积分:1
  • Verilog 经典实例,完整源码与大家分享
    Verilog 经典实例,完整源码与大家分享-Verilog classic example of a complete source to share with you
    2022-07-03 12:56:56下载
    积分:1
  • brazorobotico
    Brazo robotico proyecto para laboratorio
    2015-02-21 05:57:29下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载