登录
首页 » Verilog » De2 lcd1602显示器控制

De2 lcd1602显示器控制

于 2022-03-24 发布 文件大小:3.35 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

在De2开发板上进行简单的控制lcd1602显示器在指定位置显示出指定的ASCII 字符, 语言是verilog HDL。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 卷积编码 FPGA
    FPGA实现的卷积编码,1/2编码效率,可在此基础上改为其他码率,如2/3 3/4等
    2022-11-04 13:20:03下载
    积分:1
  • 电压采集系统
    FPGA接AD模块通过数码管显示电压数据,将模拟信号转换成数字信号进而通过数码管实时显示电压,相当于一个简易的电压表。
    2022-06-01 05:05:07下载
    积分:1
  • 频率除以 3 计数器
    频率除以 3 的计数器。用于筛选器图形。所需的频率获取除以 3。
    2022-03-26 18:51:30下载
    积分:1
  • hdb3_VHDL
    hdb3 using language VHDL(Indoor using VHDL language)
    2020-12-01 20:19:27下载
    积分:1
  • UART_prj_ViHDL
    vhdl project at sbu uni in iran uart
    2010-05-08 16:18:37下载
    积分:1
  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • spi
    该程序是一个可完成订制化的SPI双向总线接口,时钟相位、极性,以及分频比全部可通过寄存器进行配置,已经在ISE下通过综合,占用资源少,强烈推荐 (The program is a complete custom of SPI bidirectional bus interface, clock phase, polarity, and the divider ratio can all be configured through the register, has been in the ISE through an integrated, small footprint, it is strongly recommended)
    2013-07-02 14:07:16下载
    积分:1
  • (15-7-2)BCH
    Verilog HDL 语言编写的(15,7,2)BCH编码和译码功能(Verilog HDL language (15,7,2) BCH encoding and decoding functions)
    2020-10-29 11:19:57下载
    积分:1
  • 数字时钟
    其一个数码时钟和闹钟,写在 verilog 的spartan 6,用户可以设置的帮助下电钮,伸直谴责的按钮实施,在正常操作中时钟滴答,然后控件来处理 Alaram 系统中,当 alaram 的时间匹配时钟原始时间的运行然后四个指示灯开始闪烁在该套件
    2022-01-28 23:37:52下载
    积分:1
  • FPGA双口RAM的Verilog代码实现
    本程序是本人按照教程一步一步生成的,内部有textbench可以进行仿真验证。
    2022-03-20 22:15:54下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载