-
模拟Sim的简单代码
module example_3_1(A, B, C, D, E);
output D, E;
input A, B, C;
wire w1;
and G1(w1, A, B);
not G2(E, C);
or G3(D, w1, E);
endmodule
- 2022-10-09 10:35:03下载
- 积分：1
-
ecc verilog
这是一个用verilog实现的ECC代码，里面有C文件用于功能验证
- 2023-06-07 15:15:04下载
- 积分：1
-
pps_ketiao_rb2
FPGA程序,使用Verilog语言生成1个脉冲可调的PPS脉冲信号。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
- 2020-06-20 17:00:02下载
- 积分：1
-
sp6ex7
说明： ISE与Modelsim联合仿真库编译与关联设置。(ISE and Modelsim joint simulation library compilation and associated settings.)
- 2020-07-03 14:17:10下载
- 积分：1
-
stm32-and-fpga-communication-by-spi
该实验完成的功能是STM32与FPGA通信(The function of the experiment is STM32 and FPGA communication)
- 2020-11-16 09:29:42下载
- 积分：1
-
RTL_NAND_Flash_controller-master
RTL_NAND_Flash_controller-master，基础入门控制器，内存管理，fpga实现。miicron所属，
- 2022-04-12 05:21:10下载
- 积分：1
-
CH341-I2C-labview-all-vision
CH341A的I2C接口Labview all vision (CH341A I2C Labview)
- 2016-08-10 08:47:25下载
- 积分：1
-
10_1_hdmi_test
说明： fpga的hdmi驱动，只包括视频信号没使用音频线，总体跟DVI控制一样，可参考DVI说明手册进行观看(driver of HDMI using fpga)
- 2020-03-01 15:49:44下载
- 积分：1
-
shuzishizhong
这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
- 2013-12-10 22:21:55下载
- 积分：1
-
RANGEN
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
- 2020-10-27 17:09:59下载
- 积分：1
