登录
首页 » Verilog » 4 位超前进位加法器的设计

4 位超前进位加法器的设计

于 2022-03-24 发布 文件大小:11.23 kB
0 95
下载积分: 2 下载次数: 1

代码说明:

本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VerilogHDL
    本书简要介绍了Verilog硬件描述语言的基础知识,包括语言的基本内容和基本结构 ,以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例,帮助读者掌握语言本身和建模方法,对实际数字系统设计也很有帮助。本书是Verilog HDL的初级读本,适用于作为计算机、电子、电气及自控等专业相关课程的教材,也可供有关的科研人员作为参考书。(This book briefly introduces the Verilog hardware description language basics, including basic elements of language and basic structure, and the use of the language at various levels on the digital system modeling. The book lists a large number of examples to help readers master the language itself and the modeling of the actual digital system design is also helpful. Verilog HDL book is a primer for a computer, electronic, electrical and automatic control and other specialized courses related to materials, but also for the researchers as a reference.)
    2010-05-11 19:54:29下载
    积分:1
  • AVQR
    单相的主动式电压质量控制器 对电压跌落进行了补偿(single-phase AVQR for power quility improvement)
    2012-10-29 15:52:24下载
    积分:1
  • multiplexerr verilog test bench
    my code be helpful for someone, and in fact, do not download it
    2018-07-04 02:08:12下载
    积分:1
  • 55593397xapp592
    说明:  GTH 和SMPTE IP 实现 SDI视频接收(SDI Video Receiving Based on GTH and SMPTE IP)
    2019-02-18 16:09:33下载
    积分:1
  • 基于Avalon总线的PWM的实现,verlog语言编程
    资源描述基于Avalon总线的PWM的实现,verlog语言编程
    2022-09-14 06:40:03下载
    积分:1
  • uart(可综合)
    说明:  【实例简介】用Verilog实现uart串口协议,波特率可选9600、19200、38400、115200。8位数据为,1位校验位,1位停止位。 【实例截图】 【核心代码】核心代码包括TX,RX,Baud,FIFO([example introduction] UART serial port protocol is implemented with Verilog, and the baud rate can be 9600, 19200, 38400, 115200. 8-bit data, 1 bit check bit, 1 stop bit. [example screenshot] [core code] the core code includes TX, Rx, baud and FIFO)
    2020-12-08 16:00:16下载
    积分:1
  • pll
    用FPGA实现数字锁相环,开发环境为ISE(Using FPGA digital phase-locked loop, development environment for ISE)
    2021-03-19 18:29:19下载
    积分:1
  • EPM570
    非常好的EPM570(CPLD)学习程序源码,适合初学者,能让其快速入门(Very good EPM570 (CPLD) learning program source code, suitable for beginners, allowing its Quick Start)
    2013-09-11 10:18:59下载
    积分:1
  • vhdl
    vhdl code for internet interface
    2014-12-04 04:58:04下载
    积分:1
  • FpgaFskMod
    基于verilog的2FSK调制程序,simulink仿真通过(2FSK modulation program based on Verilog, Simulink simulation passed)
    2021-05-12 17:30:03下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载