登录
首页 » Verilog » 4 位超前进位加法器的设计

4 位超前进位加法器的设计

于 2022-03-24 发布 文件大小:11.23 kB
0 129
下载积分: 2 下载次数: 1

代码说明:

本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Chapter7-Sample
    SAA7113 FPGA开发实例,非常经典(The SAA7113 FPGA development examples, very classic)
    2012-12-06 17:00:25下载
    积分:1
  • CPU
    使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
    2008-06-02 16:34:00下载
    积分:1
  • Apply-of-turbo-code-in-LTE
    turbo码在LTE中的实现,并在fpga中得到了实现(turbo code in LTE implementations, and have been achieved in fpga)
    2021-01-14 20:28:46下载
    积分:1
  • uart_fifo
    一份带有FIFO缓存的UART源码,采用verilog编写,实现批量数据的传输,数据缓存量可以通过修改源码中的FIFO的深度来改变。(This is a UART with FIFO. The UART is programmed using verilog, it can transmit or receive batch data. The amount of data buffered can be changed by changing the depth of FIFO.)
    2021-04-25 22:38:46下载
    积分:1
  • verilog HDL程序设计开发实验
    最详细的verilog实例集合,快速入门到精通。作为实验指导教程,本教程分为两大部分:FPGA硬件系统基础verilog实验和高级接口控制设计实验。对于初学者可以很快的入门。对于曾经接触过FPGA者,可以直接接触后面比较复杂的接口控制实例。
    2022-08-12 16:09:36下载
    积分:1
  • LED流水灯例程
    本章将介绍从新建一个项目, 以及到最后下载到FPGA的全过程,让初次接触FPGA的朋友,如何使用FPGA进行一个简易项目的开发,有个直面的感性认识,只有通过学习本章的内容,您才算是FPGA开发入门了。在投简历的时候才可以夸张的说熟练掌握FPGA的开发啦(^_^)。 在例程中,我们要做的是流水灯实验,顾名思义就是要LED像流水一样的点亮,这样说吧,就是先单独点亮第一个,然后点亮第二个,然后……。不解释这么多了, 大家还是看实验结果吧!
    2022-10-23 21:45:03下载
    积分:1
  • step-motor
    how to use step motor control
    2013-02-04 13:12:25下载
    积分:1
  • 06_lcd7_touch
    基于7Z010的触摸屏驱动程序.开发板使用的是Xilinx公司的Zynq7000 系列的芯片, 型号为XC7Z010-1CLG400C, 400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System(PS) 和可编程逻辑部分 Programmable Logic(PL)。 在 AX7010 开发板上,ZYNQ7000 的 PS 部分和 PL 部分都搭载了丰富的外部接口和设备,方便用户的使用和功能验证。(Touch screen driver based on 7z010)
    2017-04-20 19:13:06下载
    积分:1
  • VGA
    本科毕业设计,简易逻辑分析仪,重点在于用CPLD搭建显卡,输出VGA信号驱动显示器显示逻辑波形(A design for LA,use cpld to generate VGA signals.)
    2014-04-28 11:22:01下载
    积分:1
  • dianzhen
    如果需要用verilog设计一项比较简单的功能,那么这个浅显易懂的程序能让你很快明白点阵的设计方法,尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)
    2014-01-16 16:13:53下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载