登录
首页 » VHDL » 帧同步信号FPGA实现代码(可正常运行)

帧同步信号FPGA实现代码(可正常运行)

于 2022-03-24 发布 文件大小:2.01 MB
0 144
下载积分: 2 下载次数: 1

代码说明:

通信系统帧同步信号的设计与实现,巴克码识别器系统完整VHDL程序,本人课程设计,完全能正常运行,程序运行环境为Quartus II 7.2 (32-Bit),win7系统。编译码模块、分频模块、门限设置模块、仿真电路和程序都有。相互交流,共同学习!!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • src
    Crossroad traffic lights with visualization in tcl/tk and verilog code
    2010-07-22 03:43:55下载
    积分:1
  • yidong_top_xu
    本实验实现了一个小的乒乓游戏,VGA显示,代码下载的FPGA板子上验证通过,效果很好。(The experimental realization of a small ping-pong game, VGA display, download the code verified by the FPGA board, with good results.)
    2011-11-01 19:37:44下载
    积分:1
  • 组合下载器SCH-3-RENEW
    说明:  有自己制作的下载器原理图,包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装,一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
    2019-02-28 17:27:16下载
    积分:1
  • 基于FPGA的图像采集与处理系统
    应用背景这是一个监控摄像头项目实施方使用FPGA OV7670,基于Wiki的OV7670仓鼠实施。基本的基本面都归功于这一实施;关键技术虽然在结构上相似,但他们在完全不同的系统上工作。为此,我使用80x60框架和使用VGA显示,拉伸,和时间是不同的。这是由于在硬件上可用的内存。采用3.3V电源,相机工作但颜色是有点扭曲。这是强烈建议3Vs使用最多。目前还存在一个监控摄像头的模式,该项目的附加工作正在进行中。现在,这个附加的状态只是部分地实现。在进行所有的代码提供,但只会使用Quartus类似的系统工作。正常捕获模式: ; ; ;30fps,12bit RGB,80x60生存模式,例如: ; ; ;30fps,12bit RGB,上半部分发挥正常,下半部分保存框架。生存模式,显示运动: ; ; ;30fps,12bit RGB,与之,与之,上半部甚至:展示什么游戏和,上半奇:显示保存的帧并在下半部分:显示被保存的帧 ; ; ;绿色像素:显示运动(由于γ车)
    2022-02-10 14:38:16下载
    积分:1
  • VERILOG五POSPHY LEVEL3电路描述,可综合,已经过检验.
    VERILOG五POSPHY LEVEL3电路描述,可综合,已经过检验.-Five POSPHY LEVEL3 Verilog circuit description can be integrated, has been tested.
    2022-02-20 20:59:44下载
    积分:1
  • 32位ALU
    这个我弄了好久,伤心了。不过,自己喜欢,终于把他给做了出来,过程是相当的复杂,不信。你们可以下下来看看,有不懂得可以咨询我
    2022-03-04 00:04:32下载
    积分:1
  • 38LCD
    LCD图形显示代码,已调试过,可以运行成功(LCD graphics display code has been debugged, you can run successfully)
    2012-08-22 23:08:39下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • 在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。
    在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。-In the Quartus software using VHDL language realize DDS, can generate sine, cosine, square, triangle and sawtooth waves.
    2023-01-28 08:15:03下载
    积分:1
  • fifo
    异步FIFO的实现,很经典的三段式状态机的写法。(The realization of the asynchronous FIFO, very classic three-step writing state machine.)
    2015-12-20 16:19:07下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载