登录
首页 » VHDL » vhdl经典源代码――键盘接口设计,入门者必须掌握

vhdl经典源代码――键盘接口设计,入门者必须掌握

于 2022-11-20 发布 文件大小:720.52 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

vhdl经典源代码――键盘接口设计,入门者必须掌握-vhdl classical source code-- the keyboard interface design, beginners must master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • GMSK
    GMSK基带信号的调制解调基于SIMULINK的系统,计算误码率,(Modulation and Demodulation of GMSK Baseband Signal)
    2019-04-18 15:33:07下载
    积分:1
  • 2bit_ecc
    基于BCH码的ECC纠错算法,可纠错2位错误码,供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
    2021-01-26 11:08:36下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • vhdl
    vhdl表示与综合,原书第二版,中文版,比较全,用超星打开-vhdl
    2023-05-18 10:30:04下载
    积分:1
  • S6_VGA
    1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色, 可以使用嵌入式逻辑分析仪观测信号; 3。modelsim仿真文件在proj--simulation--modelsim中(1. The source file is saved in the src directory QII project file is saved in the directory Proj 2. The functionality of the program is displayed on a VGA monitor color stripes, 8 colors, you can use the embedded logic analyzer observed signals 3. the modelsim simulation files in the proj- simulation- modelsim)
    2012-11-04 18:26:48下载
    积分:1
  • 树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算...
    树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算-Square root of the tree-type divider-type device to achieve VERILOG
    2022-09-04 14:20:03下载
    积分:1
  • uart
    通过串口发送,实现FPGA与stm32的dds发生器(Implementation of DDS generator)
    2018-11-28 09:19:29下载
    积分:1
  • 为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的...
    为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的某一个(或几个)参数,使这个参数按照调制信号的规律而变化。调制信号可以分别“寄生”在已调信号的振幅、频率和相位中,相应的调制就是调幅、调频和调相这三大类熟知的调制方式。 MSK信号就是调频这一大类中的一种相位连续的移频键控。其主要特点是包络恒定,带外辐射小,实现较简单,可用于移动通信中的数字传输 -see up
    2022-06-26 02:16:48下载
    积分:1
  • Quartus在自己写的TCL,分布IO的例子。
    quartus 中,自己写的tcl,分配io的例子。-Quartus in their own writing tcl, distribution io example.
    2022-03-24 02:15:21下载
    积分:1
  • Double_Pulse_Test
    利用VHDL语言描述出一个双脉冲,可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)
    2020-11-22 12:29:35下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载