登录
首页 » Verilog » GPS基带处理的verilog代码

GPS基带处理的verilog代码

于 2022-03-24 发布 文件大小:29.96 kB
0 146
下载积分: 2 下载次数: 2

代码说明:

GPS软件接收机基带处理的verilog程序,通过解扩解调,同步等过程将中频数据转换为原始导航数据

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Synopsys-tools-intruction
    synopsys的主要的工具介绍,包括DC,PT,Formality等,对于初学IC设计者了解设计工具有很大帮助。(synopsys of the main tools for presentations, including DC, PT, Formality, etc., for the beginner tool for IC designers to understand the design of much help.)
    2011-08-06 12:21:01下载
    积分:1
  • MyPCICard
    是用于pci开发的核,可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间 (Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware)
    2008-08-10 19:49:03下载
    积分:1
  • hwref
    spartan 3 hardware reference document xilinx
    2009-05-22 19:10:33下载
    积分:1
  • DigitalClock
    数字钟:实验中用到的小程序,用于万年历中的模块(Digital clock: a small program used in the experiment, the modules for calendar)
    2013-05-26 09:25:23下载
    积分:1
  • pc104vhdl_change
    PC104总线的CPLD代码,调试已经通过,可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering 示例用法:)
    2013-08-29 12:07:43下载
    积分:1
  • BPSK调制器
    BPSK调制器verilog代码。这是bpsk调制的精确表示;
    2023-01-06 22:55:03下载
    积分:1
  • fft
    说明:  用VERILOG语言实现的频谱分析仪(FFT)(VERILOG language with the Spectrum Analyzer (FFT))
    2009-08-09 16:30:23下载
    积分:1
  • verilog code of counter with clock divider for fpga implementation
    带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的,完全可以合成,可以在FPGA上实现;
    2022-10-05 15:10:03下载
    积分:1
  • sdrm 仿真模型
    Micron 256Mb SDRAM Verilog model,经无数次验证仿真通过,绝对OK版,能严格的查出你代码中的时序,功能等各种问题。仿真通过后的代码上板子接实际的sdrm也是一次性通过哦!
    2022-02-11 18:27:28下载
    积分:1
  • bhas
    this is a vhdl program...
    2013-08-17 23:30:56下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载