登录
首页 » VHDL » vhdl的3

vhdl的3

于 2022-03-25 发布 文件大小:976.08 kB
0 184
下载积分: 2 下载次数: 1

代码说明:

vhdl的3-8译码器-instantiate the 3-8 decoder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FSK
    频移键控FSK的Verilog实现,带测试文件,并在FPGA开发板上成功验证(Frequency Shift Keying FSK the Verilog implementation, with the test file, and successfully verified in FPGA development board)
    2020-09-03 11:28:07下载
    积分:1
  • 使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。...
    使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。-use of the VHDL language ALTERA company"s board up3 have vga signal containing a detailed analysis and explanation is a good guide.
    2023-06-25 15:05:03下载
    积分:1
  • 基于verilog的FIR滤波器程序设计(调试过的)
    基于verilog的FIR滤波器程序设计(调试过的)-verilog
    2023-07-13 23:05:04下载
    积分:1
  • 用VHDL和约翰逊状态编码状态的有限状态机
    An FSM using VHDL and Johnson state encoding for states
    2022-04-27 12:30:31下载
    积分:1
  • banjian
    完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。(Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.)
    2015-06-26 21:17:49下载
    积分:1
  • fifo_ref_timing
    first in first out 的说明文档以及时序图 对学习FIFO很有帮助(first in first out the documentation and the timing diagram helpful in learning FIFO)
    2010-07-21 21:43:36下载
    积分:1
  • DS28E01_final
    基于SHA-1算法和DS28E01加密芯片的FPGA系统设计,该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序,包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
    2020-11-24 21:29:34下载
    积分:1
  • jpeg_fpga
    基于FPGA的JPEG解码,对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)
    2014-02-24 09:19:22下载
    积分:1
  • VHDL编写的flash控制器源代码.包含testbench。
    VHDL编写的flash控制器源代码.包含testbench。-Prepared by flash controller VHDL source code. Contains testbench.
    2022-03-18 10:11:40下载
    积分:1
  • FIFO
    fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)
    2014-05-07 21:28:49下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载