登录
首页 » VHDL » 基于VHDL的I2C程序0003,很不错的论文及程序,,大家快下啊

基于VHDL的I2C程序0003,很不错的论文及程序,,大家快下啊

于 2022-03-21 发布 文件大小:3.33 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

基于VHDL的I2C程序0003,很不错的论文及程序,,大家快下啊-based on the I2C procedures VHDL 0003, a very good paper and procedures, we quickly under ah

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • A brief introduction of direct digital frequency synthesis (DD S), the use of DD...
    简单介绍了直接数字频率合成技术(DD S),利用DDS设计任意 波形发生器,其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular wave, sine wave, triangle wave, sawtooth waveform etc.
    2022-04-02 02:31:45下载
    积分:1
  • Poiseuille---BANFANTAN
    格子玻尔兹曼方法模拟poiseuille流,半反弹边界,适合进阶学者(Lattice Boltzmann Simulation poiseuille stream, half rebound border for advanced scholars)
    2021-04-07 13:29:01下载
    积分:1
  • 典型的例子,从互联网上下来,希望对大家有用,
    典型事例,从网上down的,希望对大家有用,-Typical examples, from the Internet down, and I hope useful for everyone,
    2022-03-30 06:06:30下载
    积分:1
  • Vhdl 语言中 16 位时间域卷积
    卷积是在数字信号处理的常见操作。在此项目中,我创建了自定义电路利用大量的并行机制以提高性能与微处理器相比在 Nallatech 主板上实施。卷积将作为输入信号和 kernell 输出是另一个信号,输出信号的每个元素在哪里乘以内核的与输入信号的相应元素的所有元素组成的产品的总和。16 位无符号整数操作使用、 FPGA 将在 SRAM 中存储的输入的信号并将读取在内核中通过内存映射。
    2023-04-06 14:45:04下载
    积分:1
  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • Temperature measurement Using LabVIEW FPGA, Spartan3E, PMODTMP
    Temperature measurement Using LabVIEW FPGA, Spartan3E, PMODTMP
    2022-03-05 00:22:10下载
    积分:1
  • 基于FPGA的钢琴演奏设计
     本程序应用VHDL硬件描述语言,以QuartusⅡ8.0为开发工具设计了一个具有自动演奏乐曲功能的系统,演奏乐曲为《梁祝》,具有单曲播放器功能。本程序简单易懂,可作为FPGA入门学习之用。
    2022-07-26 23:59:39下载
    积分:1
  • key_liangzhu
    梁祝音乐verilog code --适用于QUATUS II 开发环境下,适合于verilog入门学员(the verilog code of liangzhu )
    2013-04-25 15:19:58下载
    积分:1
  • RS_Encode_Decode
    RS(255,223)编解码算法。verilogHDL代码实现,在XILINX的芯片上得到验证。不包含任何IP核,方便移植到任何FPGA芯片。(RS (255223) encoding and decoding algorithm. VerilogHDL code to achieve, in the XILINX chip to be verified. Does not contain any IP core, easy to transplant to any FPGA chip.)
    2016-01-21 12:07:34下载
    积分:1
  • verilog HDL编写的出租车计费系统
    verilog HDL编写的出租车计费系统-verilog HDL prepared Taxi Accounting System
    2022-05-06 06:53:34下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载