-
vga
利用FPGA控制VGA显示器显示字符汉字的程序，里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)
- 2013-11-25 11:59:13下载
- 积分：1
-
vhdl 中各种数据类型的转换实现,可以调用函数库实现
vhdl 中各种数据类型的转换实现,可以调用函数库实现-date type change
- 2022-03-18 06:02:30下载
- 积分：1
-
基于VHDL的电梯系统
应用背景基于VHDL实现四层电梯的运动，实现电梯的正常运转关键技术VHDL，状态机，编译码器，触发器，比较器。
- 2023-02-04 04:40:04下载
- 积分：1
-
通过实例的VHDL程序设计
VHDL programming by example
- 2022-03-19 05:46:52下载
- 积分：1
-
SystemVerilog验证++测试平台编写指南
说明： 基于sv的uvm平台搭建实战，对于验证方法学来说，分层的测试平台是一个关键的概念。虽然分层似乎会使测试平台变得更复杂，但它能够把代码分而治之，有助于减轻工作负担，而且重复利用效率提升。验证平台可以类似分为五个层次：信号层、命令层、功能层、场景层和测试层。(Construction of UVM platform based on SV)
- 2020-07-19 16:18:46下载
- 积分：1
-
digital_lock_vga_display
Altera DE1平台的数字密码锁设计，可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)
- 2017-10-31 10:41:38下载
- 积分：1
-
用于FPGA的反量化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。...
用于FPGA的反量化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-FPGA used to quantify anti-HDL coding algorithms, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.
- 2022-04-08 04:33:51下载
- 积分：1
-
VHDL implement serial port, it can communicate with pc, it can accept and send m...
用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好-VHDL implement serial port, it can communicate with pc, it can accept and send message, and it can be interrupted.
- 2022-02-11 22:49:32下载
- 积分：1
-
dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
- 2022-12-25 17:55:03下载
- 积分：1
-
提高流水线乘法器的FPGA Karatsuba AES-GCM吞吐量
应用背景在本文中，我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器，Ghash功能不在GCM任何瓶颈硬件系统，无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203（基于BlockRAM SubBytes，复合场SubBytes或基于LUT的SubBytes）。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5，分别。实验结果表明，一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量，具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分（高级加密标准伽罗瓦计数器模式）是一个AES引擎和一个有限域乘法器GF（2128）在通用散列函数（GHash）。因为固有的计算反馈，系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中，我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes，流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明，我们实现迄今为止最有效的AES-GCM FPGA实现。
- 2022-04-10 20:58:26下载
- 积分：1
