登录
首页 » VHDL » 一个可综合的同步FIFO的verilog源代码

一个可综合的同步FIFO的verilog源代码

于 2022-03-26 发布 文件大小:2.69 kB
0 155
下载积分: 2 下载次数: 1

代码说明:

一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fifo
    说明:  FPGA的fifo与dsp的emif接口测试程序(EMIF interface test program for FIFO and DSP of FPGA)
    2020-12-03 16:59:25下载
    积分:1
  • CU设计
     计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计计算机组成原理CU设计
    2023-06-25 08:00:03下载
    积分:1
  • tpc_vhd
    完整的TPC编译码VHDL程序,直接就可以运行(TPC encoder and decoder)
    2020-11-21 15:29:36下载
    积分:1
  • flash_programming
    主控cc2530通过debug接口对目标cc2530进行程序烧写,使用DMA进行数据传输,已调试通过。(Master cc2530 through the debug interface for writing the program to target cc2530, using the DMA data transfer, has been work successful.)
    2011-08-21 23:42:58下载
    积分:1
  • Turbo编码器
    第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度,因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family:""> 我们验证我们的体系结构的前提下的 LTE turbo 译码,并表明它具有订单 ofmagnitude 更低的芯片面积,因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比,便于整体能耗的在 58 米以上的传输范围减少了 10%。
    2022-07-17 01:46:12下载
    积分:1
  • rd1020
    Synchronous DRAM (SDRAM) has become a mainstream memory of choice in embedded system memory design due to its speed, burst access and pipeline features. For high-end applications using processors such as Motorola MPC 8260 or Intel StrongArm, the interface to the SDRAM is supported by the processor’s built-in peripheral module.
    2010-07-30 16:51:31下载
    积分:1
  • xilinx 器件vhdl原程序,LCD控制
    xilinx 器件vhdl原程序,LCD控制-Xilinx devices VHDL original procedure, LCD control
    2023-03-04 21:15:04下载
    积分:1
  • scramble
    基于VHDL实现加扰器解扰器的设计,与仿真。(VHDL-based scrambler descrambler design and simulation.)
    2013-01-11 20:15:54下载
    积分:1
  • ClockSync
    基于COMTEX-M3的IEEE1588,irigB对时的源程序,包括GPS对时程序,并将对时的结果写入FPGA中(Based COMTEX-M3 of IEEE1588, irigB on time source, including GPS for the program, and writes the results when the FPGA)
    2015-05-12 15:11:03下载
    积分:1
  • 使用MATLAB完成CDMA系统的相关接收机,其中哈达码矩阵为128阶,仿真比特信噪比为...
    使用MATLAB完成CDMA系统的相关接收机,其中哈达码矩阵为128阶,仿真比特信噪比为-10DB-CDMA system using MATLAB to complete the relevant receivers, which Hadamard matrix of 128 bands, simulation-10DB-bit signal to noise ratio for
    2022-06-27 04:04:51下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载