我们验证我们的体系结构的前提下的LTEturbo译码,并表明它具有订单ofmagnitude更低的芯片面积,因此节能降耗的state-of-the-artLUT-Log-BCJR实现了71%。我们的方法与先进的马克斯-日志-BCJRimplementations相比,便于整体能耗的在58米以上的传输范围减少了10%。-IMDN开发者社群-imdn.cn"> 我们验证我们的体系结构的前提下的LTEturbo译码,并表明它具有订单ofmagnitude更低的芯片面积,因此节能降耗的state-of-the-artLUT-Log-BCJR实现了71%。我们的方法与先进的马克斯-日志-BCJRimplementations相比,便于整体能耗的在58米以上的传输范围减少了10%。 - IMDN开发者社群-imdn.cn">
登录
首页 » VHDL » Turbo编码器

Turbo编码器

于 2022-07-17 发布 文件大小:23.51 kB
0 97
下载积分: 2 下载次数: 1

代码说明:

第 2 章LUT-日志-BCJRARCHITECTUREConventionalLUT-日志-BCJR 体系结构的能量消耗不通过简单 reducingtheir 时钟频率和吞吐量大大减少。这促使我们新型建筑便开始步入 ACS 基础电路系统是专门为了在具有最少的硬件复杂度,因此较低的能耗。< 跨度 style="font-size:12.0pt;line-height:150%;font-family:""> 我们验证我们的体系结构的前提下的 LTE turbo 译码,并表明它具有订单 ofmagnitude 更低的芯片面积,因此节能降耗的 state-of-the-artLUT-Log-BCJR 实现了 71%。我们的方法与先进的马克斯-日志-BCJRimplementations 相比,便于整体能耗的在 58 米以上的传输范围减少了 10%。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cnt60
    60进制计数器,(由一六进制和十进制连线组成)(60 binary counter (hexadecimal and decimal by a connection form))
    2011-11-29 10:48:37下载
    积分:1
  • Verilog_HDL
    华为文档《硬件描述语言Verilog基础》-目录 原来搞VHDL,刚刚开始学Verilog。觉得这个入门的提纲不错,共享一下。 (Huawei Documents " basic Verilog Hardware Description Language" - the original directory engage in VHDL, just beginning to learn Verilog. Feel that the entry of the outline of a good, share some.)
    2009-02-21 18:02:37下载
    积分:1
  • TFT_CTRL_800_480_16bit
    文件用于驱动TFT屏,分辨率800*400,平台为quartus13,芯片为cycloneIV(The file is used to drive the TFT screen with a resolution of 800*400. The platform is quartus 13 and the chip is cyclone IV.)
    2019-04-12 09:22:29下载
    积分:1
  • 基于FPGA的ELM仿真
    Efficient_Digital_Implementation_of_Extreme_Learning_Machines_for_Classification
    2022-07-18 22:42:33下载
    积分:1
  • DDS 基于FPGA的任意波形信号发生器
    基于FPGA的任意波形信号发生器,可实现频率、幅度、相位的调节,输出方波、正弦波、锯齿波(Arbitrary waveform generator based on FPGA)
    2017-05-22 15:54:24下载
    积分:1
  • ptos
    八位并行数据转换为串行数据依时钟信号串行输出(Eight bit parallel data to serial data)
    2018-05-02 19:43:25下载
    积分:1
  • DPLL
    基于VHDL语言的DPLL电路的设计,给出了设计方案和部分源代码 (DPLL)
    2010-05-11 19:34:11下载
    积分:1
  • 16/64 点 FFT
    这是通过使用 VHDL 代码的 FFT 库函数。它可以切换的 FFT 16 点和 64 点之间的长度。它包含蝴蝶、捻因子、 ROM、 RAM 和等等。它可以成功运行在 Quartus 2 或其他软件上。
    2022-03-13 13:35:13下载
    积分:1
  • LPC总线从设备的verilog设计,包含状态机和中断功能。
    LPC总线从设备的verilog设计,包含状态机和中断功能。-verilog code for LPC device
    2022-01-28 17:10:12下载
    积分:1
  • A VHDL design with the use of powerful 32
    一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的PCI位码文件及配置程序。-A VHDL design with the use of powerful 32-bit CPU, this document contains a complete set of the PCI code files and configuration procedures.
    2022-08-10 06:36:50下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载