登录
首页 » Verilog » FPGA MAC控制器

FPGA MAC控制器

于 2022-03-26 发布 文件大小:70.38 kB
0 96
下载积分: 2 下载次数: 1

代码说明:

FPGA MAC控制器 可以用FPGA实现MAC控制器功能,FPGA MAC控制器 可以用FPGA实现MAC控制器功能,FPGA MAC控制器 可以用FPGA实现MAC控制器功能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • uart
    实现与电脑端串行数据发送与接收,波特率为9600(Realize serial data sending and receiving with the computer terminal)
    2017-10-04 01:30:01下载
    积分:1
  • Huffman-Decoder-master
    用verilog编写的huffman解码程序(huffman decoder verilog)
    2017-12-06 15:31:44下载
    积分:1
  • 38LCD
    LCD图形显示代码,已调试过,可以运行成功(LCD graphics display code has been debugged, you can run successfully)
    2012-08-22 23:08:39下载
    积分:1
  • labview-filter
    数字滤波器包含IIR数字滤波器和FIR数字滤波器。本设计的工作主要是Labview软件部分,包括信号生成模块、滤波模块、显示模块的设计(IIR digital filter comprises a digital filter and FIR digital filters. The design work is mainly Labview software parts, including signal generation module, filter module, display module design)
    2014-06-05 22:22:37下载
    积分:1
  • DDS_DAC_Output
    本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • gtx_aurora_zc706_example
    Aurora 8B/10B协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议,通过一条或多条串行链路实现两设备间的数据传输。协议Aurora协议可以支持流和帧两种数据传输模式,以及全双工、单工等数据通信方式。(The Aurora 8B / 10B protocol is a tailor-made lightweight link layer protocol developed by Xilinx for high-speed transmission that enables data transfer between two devices over one or more serial links. Protocol Aurora protocol can support two data transfer modes, stream and frame, as well as full-duplex, simplex and other data communications.)
    2018-01-23 08:53:37下载
    积分:1
  • anjian_xd
    说明:  Verilog实现按键消抖,工程,已下板验证通过。(Verilog achieves keystroke jitter elimination. The project has been validated on the lower board.)
    2020-06-19 10:40:02下载
    积分:1
  • 时钟同步的Verilog代码,signal_sync和crossdomain_signal
    跨时钟同步功能的Verilog代码,有两个文件,signal_sync和crossdomain_signal module signal_sync ( clk_i, rst_i, signal_i, signal_o, valid_o, edge_o, posedge_o, negedge_o ); module crossdomain_signal (     input         reset,     input         clk_b,     input         sig_domain_a,     output        sig_domain_b );
    2022-02-02 17:04:15下载
    积分:1
  • half_adrrrrder
    FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
    2013-12-01 12:01:31下载
    积分:1
  • DDR3
    spartan6 里使用DDR3IP核,有教程以及源码(spartan6 with ddr3,source and tutorial)
    2021-01-07 08:48:52下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载