登录
首页 » VHDL » 08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008

08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008

于 2022-03-29 发布 文件大小:22.25 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

08EE06EDA 实验 4(VHDL 状态机设计_序列检测器)6/7/2008-design thesis requirement by vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • osiclator LED
    应用背景弗鲁托PA oscilar就像联合国领导是卡瓦依,zholo罗该为什么我需要一个接着一个普通该estudielo为什么deberia darselo masticado关键技术zh0lo VHDL l0ks,就像PA presumir Y阙我书房一个接着一个普通免费,但四sintetiza Y有她comportamiento寺特拉华入伍机构sincronizar O把一osiclar DOS LED
    2022-11-27 18:40:03下载
    积分:1
  • Lab3_mux24a
    4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。(Xilinx ISE 12.3.nexy3.)
    2014-03-30 09:31:54下载
    积分:1
  • Snacke
    基于NiosII系统的可以在DE2-115板子上运行的吞食蛇游戏!(可以使用RS2键盘进行控制)(DE2-115 board NiosII system swallowed snake game! , (RS2 keyboard control))
    2013-01-01 10:12:03下载
    积分:1
  • 用于故障检测的正交拉丁方算法
    纠错和单故障检测代码使用正交拉丁方是用VHDL语言写的。
    2022-01-28 15:15:37下载
    积分:1
  • e2prom_rd
    Verilog HDL 读取EEPROM项目的详细构建(Verilog HDL EEPROM read the detailed construction)
    2013-05-25 11:53:20下载
    积分:1
  • Two_Port_RAM_lab
    Actel双端口存储;通过串口发送数据初始化RAM,然后通过串口返回到上位机的串口调试程序显示(通过串口发送数据初始化RAM,然后通过串口返回到上位机的串口调试程序显示)
    2009-04-03 16:20:30下载
    积分:1
  • Self-study-syllabus-VSC-HVDC
    Syllabus for VSC-HVDC course
    2012-08-24 12:49:16下载
    积分:1
  • VHDL_Tips
    VHDL Coding style guide
    2012-07-04 18:05:59下载
    积分:1
  • DS1302
    基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)
    2014-06-26 15:53:06下载
    积分:1
  • DDS_DAC_Output
    说明:  本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载