-
Nios-II
niosII的ip核的实现原理讲解，讲解的非常详细。(niosII ip nuclear realization of the principle of explanation, to explain in great detail.)
- 2011-11-03 20:54:13下载
- 积分：1
-
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。...
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。-Introduction based on Altera
- 2022-02-16 07:54:31下载
- 积分：1
-
chuanganqi
传感信号无线数字传输系统的设计与实现.kdh(err)
- 2008-04-22 14:54:02下载
- 积分：1
-
cic_4_dec
实现4倍抽取的CIC抽取滤波器模块的Verilog实现，在对数据进行抽取之前，首先进行滤波(Extracted 4 times realize CIC decimation filter module Verilog realize that in the data collected before the first filter)
- 2008-07-08 16:23:03下载
- 积分：1
-
USB2.0的IP核（详细verilog源码和文档）
USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)
- 2020-12-24 18:49:04下载
- 积分：1
-
sram
FPGA控制SRAM读写时序源码，代码桂发，新手一看就懂(FPGA control SRAM write timing source code Guifa novice understand at a glance)
- 2020-06-30 03:00:01下载
- 积分：1
-
DE2_70_Control_Panel_v1.3.0
DE2-70开发板中附带的控制面板，可以读取存储器中的数据，这个可以正常连接和读取，有好几版本的，有的不能用，而这个经过我亲自测试。(DE2-70 development board comes with a control panel, you can read the data in the memory, this can be properly connected and read, there are several versions, and some can not be used, and this after I personally tested.)
- 2012-10-06 22:29:11下载
- 积分：1
-
myfir
verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件(order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file)
- 2020-10-05 16:47:44下载
- 积分：1
-
不足20元的PCI设计，含ABEL源代码。
不足20元的PCI设计，含ABEL源代码。-PCI design less than 20Yuan ,including ABEL code
- 2022-01-24 17:08:50下载
- 积分：1
-
vga_demo2
VGA controller : Genarate a VGA signal from your inout information as color info of each pixel
- 2010-06-24 09:26:57下载
- 积分：1
