网站首页

ALTERA嵌入式设计大赛获奖作品文章，非常适合DE2开发参考

于 2022-04-07 发布文件大小:230.86 kB

 0  132

下载积分: 2 下载次数: 1

我要下载

代码说明：

ALTERA嵌入式设计大赛获奖作品文章，非常适合DE2开发参考-ALTERA Embedded Design Competition Prize-winning article, very suitable for the development of reference DE2

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

使用从Digilent Spartan3E板VGA接口。LabVIEW VI
VGA interface using Spartan3E board from DIGILENT.Labview .vi

2023-02-15 00:10:04下载

积分：1
all clock
数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)

2020-06-18 05:00:01下载

积分：1
VHDLaVerilogcomplie(20151022105744)
一个关于VERILOG与VHDL混合编程，混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)

2015-12-14 17:19:26下载

积分：1
关于FPGA的书籍，介绍了大量的Verilog实例，对初学者很有帮助
关于FPGA的书籍，介绍了大量的Verilog实例，对初学者很有帮助-Books on the FPGA, introduced a large number of Verilog examples very helpful for beginners

2022-11-11 12:40:04下载

积分：1
FSK
2FSK的matlab仿真，叠加了高斯白噪声(2FSK matlab simulation, superimposed on a Gaussian white noise)

2021-04-13 02:58:56下载

积分：1
LED7s
七段LED数码管显示译码器设计，将输入的16位二进制数据分别输出到4个数码管上(Seven-segment LED display decoder design, the input of 16 binary data are output to the four digital tube)

2021-04-23 23:28:47下载

积分：1
VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling
VHDL Code For Full Adder By Data Flow Modelling

2013-11-08 00:39:04下载

积分：1
计数器 0 到 9999
本程序显示在 BCD display 数从 0 到 9999.This 程序进行了智能 2 FPGA 板。

2022-05-08 02:50:35下载

积分：1
turbo_encode
turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)

2014-03-29 15:09:58下载

积分：1
SOUND_PLAY6
WM8731芯片的音效处理verilog代码， WM8731芯片是音频ADCDAC芯片(WM8731 audio processing chip verilog code, WM8731 chip audio ADC DAC chip)

2013-12-14 14:12:10下载

积分：1

696516资源总数
106415会员总数
3今日下载

ALTERA嵌入式设计大赛获奖作品文章，非常适合DE2开发参考

0 个回复

热门标签

热门下载