登录
首页 » VHDL » 七人表决器

七人表决器

于 2022-02-03 发布 文件大小:126.69 kB
0 93
下载积分: 2 下载次数: 1

代码说明:

七人表决器,当有四人或四人以上的人同意是,表决通过。每个裁判控制一个开关,高电平表同意,在quartusII上用全加器来实现,当表决通过时,实验箱上的LED灯亮

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • xilinx simulator programme of serial port
    xilinx的串口仿真程序-xilinx simulator programme of serial port
    2022-11-08 03:05:05下载
    积分:1
  • PWM
    使用VerilogHDL语言加上IP核产生PWM调制波,占空比和频率可调。(The PWM modulation wave, duty cycle and frequency can be adjusted by using VerilogHDL language and IP kernel..)
    2015-06-05 10:29:28下载
    积分:1
  • VHDL代码的程序去抖按钮
    应用背景当你按下一个按钮有一个反弹的效果,因为金属零件连接另一个按钮是不理想的,导致一个读错误的微控制器。如果我们有一个按钮,打开或关闭一个LED,如果我们不实施反弹跳过滤器(软件或硬件)将不准确的击键。有时apretará和LED不行动。关键技术软件解决方案是基于实现代码过滤按键最少x毫秒是不稳定的,所以我们知道什么是对的和别人接触是不考虑
    2022-01-27 13:53:13下载
    积分:1
  • 典型的例子,从互联网上下来,希望对大家有用,
    典型事例,从网上down的,希望对大家有用,-Typical examples, from the Internet down, and I hope useful for everyone,
    2022-03-30 06:06:30下载
    积分:1
  • verilog HDL 写的LMS滤波器
    verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
    2022-05-28 16:08:42下载
    积分:1
  • Endat_2
    Endat slave interface
    2021-04-21 19:38:49下载
    积分:1
  • loop
    对锁相环路的仿真,二阶环的仿真与分析都可以通过这个文件来到完成(Simulation of PLL, second-order loop simulation and analysis can be completed by the adoption of the document came)
    2008-12-17 23:00:35下载
    积分:1
  • 用VHDL的玛摩尼的ASIC设计
    ASIC Design using VHDL by Shyam Mani
    2022-02-21 17:12:20下载
    积分:1
  • digital_piano-VHDL
    使用VHDL编写数字蜂鸣器音乐,整个项目文件,可直接使用 (Use VHDL to write 1602led driver, the entire project file, and can be used directly.)
    2020-12-27 22:49:03下载
    积分:1
  • 华为如何规范软件代码写作,
    为华为内部文件,用于华为内部员工培训,对我们从事科研的人来说,这是个一个非常好的材料,可以学习华为文档管理规范,和代码编写规范。当然了也学习华为如何化繁为简,让员工迅速掌握关键技术。这个一个非常值得学习揣摩的材料
    2023-06-09 07:50:02下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载