登录
首页 » VHDL » 对16×16次VHDL实例,如果需要详细的请让我知道

对16×16次VHDL实例,如果需要详细的请让我知道

于 2022-04-08 发布 文件大小:18.74 kB
0 146
下载积分: 2 下载次数: 1

代码说明:

VHDL examples for 16x16 times, if need detail pls let me know

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • this is a verilog code about serial transmit receive.
    this a verilog code about serial transmit receive.-this is a verilog code about serial transmit receive.
    2022-11-29 07:45:03下载
    积分:1
  • a simple survey of 110 three detectors, and a logical map vhdl description, incl...
    一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl description, including reports and experimental test plan.
    2023-02-09 13:20:04下载
    积分:1
  • ag-overview
    agilex fpga description
    2019-05-13 18:21:04下载
    积分:1
  • 用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。
    用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。-Written in VHDL, a display procedure, hoping that would help everyone a favor on the Hei hei.
    2022-05-07 09:10:48下载
    积分:1
  • pinlvji
    使用FPGA测量频率大小,并且在数码管上进行显示(Frequency measurement using FPGA and display on digital tube)
    2020-06-18 10:20:02下载
    积分:1
  • 004
    51单片机的下载器PCB图,可以用于at89cXX和at89c0xx系列的单片机的程序烧录,简单好用!使用proteus画的板。(51 MCU PCB map downloader, can be used at89cXX and procedures for microcontroller series at89c0xx burning, easy to use! Drawing board with proteus.)
    2011-10-26 11:03:40下载
    积分:1
  • f_adder
    该工程描述的是一位全加器,可以用此作为基础,搭建多位全加器(The project description is a full adder can use this as a basis to build a number of full adder)
    2013-04-21 10:30:16下载
    积分:1
  • UDP / IP上的Spartan3E以太网通信
    UDP / IP上的Spartan3E以太网通信通过斯巴达3E发送UDP数据包到/从我的电脑。
    2022-06-20 12:49:08下载
    积分:1
  • cadence verilog reference
    cadence verilog reference
    2022-04-20 18:08:11下载
    积分:1
  • led5604
    5604FPGA驱动,能显示数字(5604里面为4个595)(5604 FPGA driver, able to display digital (5604 contains 4 595))
    2020-06-19 18:00:01下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载