登录
首页 » VHDL » 对16×16次VHDL实例,如果需要详细的请让我知道

对16×16次VHDL实例,如果需要详细的请让我知道

于 2022-04-08 发布 文件大小:18.74 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

VHDL examples for 16x16 times, if need detail pls let me know

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 官方的RS232例程详细Altera非常实用
    altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical
    2023-04-15 09:15:03下载
    积分:1
  • ddr3_model
    一个verilog语言开发编写的简单的ddr3模型(A simple model ddr3, written with verilog language)
    2020-08-26 17:38:13下载
    积分:1
  • AHBtoAPB
    AHBtoAPB设计基于AMBA总线协议的APB Bridge设计(AHB to APB designThe AHB to APB bridge interface is an AHB slave. When accessed (in normal operation or system test) it initiates an access to the APB.)
    2012-01-30 12:47:15下载
    积分:1
  • ptos
    八位并行数据转换为串行数据依时钟信号串行输出(Eight bit parallel data to serial data)
    2018-05-02 19:43:25下载
    积分:1
  • 两个例子提醒我们如果我们要使用锁存器则不需要任何操作,如果我们想避免锁存器的话,我们要让这个元器件的每一个可能条件赋予一个值...
    两个例子提醒我们如果我们要使用锁存器则不需要任何操作,如果我们想避免锁存器的话,我们要让这个元器件的每一个可能条件赋予一个值-signal or variable "" may not be assigned a new value in every possible path through the Process Statement
    2022-05-22 18:34:33下载
    积分:1
  • 8BIT_CPU
    一个8位的CPU设计,用verilog语言写的,希望有用(A CPU OF 8 BITS )
    2020-07-01 09:00:02下载
    积分:1
  • or1200.tar
    OpenRISC 1200 cpu with integrated patches to support ORPSOC and FuseSOC builders
    2014-12-20 04:40:23下载
    积分:1
  • 周立公Verilog
    关于verilog的知识点和关键点的总结(Summary of knowledge points and key points of Verilog)
    2020-07-01 22:20:02下载
    积分:1
  • fpga_dk_ps2_vga
    ps2 vga interface in vhdl code
    2011-11-08 11:09:35下载
    积分:1
  • crc_verilog_xilinx
    各类CRC效验码 有CRC8-8 CRC16-8 CRC32-8 CRC12-4 CRC-CCIT-8(CONTAIN CRC8-8 CRC16-8 CRC32-8 CRC12-4 CRC-CCIT-8 )
    2021-03-10 22:59:26下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载