登录
首页 » VHDL » a simple survey of 110 three detectors, and a logical map vhdl description, incl...

a simple survey of 110 three detectors, and a logical map vhdl description, incl...

于 2023-02-09 发布 文件大小:140.51 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

一个简单的探测110三位的探测器,用逻辑图和vhdl描述,包括实验报告和测试图。-a simple survey of 110 three detectors, and a logical map vhdl description, including reports and experimental test plan.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sd_models_verilog
    测试过可用的SD仿真模型,VERILOG语言(SD card simulation modle, test OK)
    2021-02-26 20:09:37下载
    积分:1
  • tpc_vhd
    完整的TPC编译码VHDL程序,直接就可以运行(TPC encoder and decoder)
    2020-11-21 15:29:36下载
    积分:1
  • rectifier
    三相PWM整流,实现功率双向流动,可保持直流侧电压稳定(three-phase PWM rectifier, power can bidirectional flow ,can maintain the stable DC voltage)
    2012-11-28 09:19:54下载
    积分:1
  • gmsk
    产生高斯最小相移键控信号的阐述仿真,包括调制解调、信道模型等。(Simulation program to realize GMSK transmission system)
    2020-11-14 19:49:42下载
    积分:1
  • USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言
    USB 1.1 PHY的代码,verilog语言 USB 1.1 PHY的代码,verilog语言-USB 1.1 PHY code, verilog language USB 1.1 PHY code, verilog language
    2022-01-25 23:39:51下载
    积分:1
  • CPU-Verilog
    说明:  简单流水线CPU,使用 verilog实现,实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)
    2020-06-23 19:40:01下载
    积分:1
  • Hoang_ha_PIC18_for_proteus.2
    library of protues aaaaaaaa
    2013-11-12 12:00:40下载
    积分:1
  • 各种加法器的 vhdl 代码
    下面是各种文件,有 vhdl 代码和进位保留加法器的验证平台,进行超前进位加法器,等等。综合和代码已经模拟了。 给出的所有加法器是 16 位加法器,并实施新思科技。
    2022-03-07 01:53:22下载
    积分:1
  • 基于查找表的无波发生器
    采用VHDL语言设计的基于LUT的正弦波发生器,已通过调试,并给出了pics仿真结果
    2022-05-27 16:00:57下载
    积分:1
  • 这是DES的Verilog源代码(数据加密标准)是用来在N.
    This is verilog source code for DES(Data Encryption standard) which is used in network security.
    2022-04-21 02:32:09下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载