登录
首页 » Verilog » 时钟分频的 verilog

时钟分频的 verilog

于 2022-04-08 发布 文件大小:577.47 kB
0 144
下载积分: 2 下载次数: 1

代码说明:

时钟司程序测试所选定的值 (32 位)。填空 Altera QuartusII Verilog。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MUX
    Multipleksor 3 to 1 - 3x1bit in, 1x1bit out
    2013-09-18 16:21:25下载
    积分:1
  • DPSK的FPGA调制
    基于FPGA的DPSK调制,包括matlab仿真代码,NCO载波发生器,绝相变化,上变频等,基于Altera FPGA实现,并通过仿真验证。
    2023-06-18 07:55:04下载
    积分:1
  • vibration-test-for-shafting-system
    轴系测试程序,多通道输入输出,实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)
    2013-06-28 16:20:50下载
    积分:1
  • UVM SV阶段
    此代码演示基本的层次结构构造和逐步 UVM 的测试。每一位 UVM 组件适用于自动化的阶段执行要了解如何逐步作品是否自上而下或自下而上使用此代码。
    2023-09-04 11:35:07下载
    积分:1
  • ad0809
    对ad0809的控制代码( ad0809control)
    2010-08-28 15:00:50下载
    积分:1
  • verilog_422
    标准RS422 Verilog源代码, 传输波特率可以修改, FPGA上可以工作(Standard RS422 verilog communication source code, buardrate can be updated and it is fully work in FPGA )
    2021-04-06 14:29:02下载
    积分:1
  • FPGA读写CF卡
    利用FPGA通过IDE PIO模式实现读写CF卡桥接,可使用ARM或DSP等处理器通过FPGA来CF卡读写CF卡,读数据可以达到30MB/s,写数据10MB/s。
    2022-02-03 07:14:59下载
    积分:1
  • ov5640驱动代码
    ov5640的驱动代码,包括寄存器初始化,cmos图像的捕获,ddr内存的驱动,LCD驱动等。
    2022-04-30 23:32:42下载
    积分:1
  • Code
    用于数字积分器的设计,主要涉及VHDL、Verilog等FPGA编程语言。(Design of Digital Integrator)
    2011-11-23 21:31:03下载
    积分:1
  • ADPCM
    说明:  APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境(APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment)
    2009-08-22 10:07:03下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载