登录
首页 » Verilog » BGM benchmark

BGM benchmark

于 2022-04-09 发布 文件大小:14.66 kB
0 91
下载积分: 2 下载次数: 1

代码说明:

// DEFINES `define BITS 32         // Bit width of the operands `define NumPath 34        module bgm(clock,  reset, sigma_a,  sigma_b,  sigma_c, Fn, dw_x, dw_y, dw_z, dt, Fn_out  ); // SIGNAL DECLARATIONS input clock; input reset; input [`BITS-1:0] sigma_a; input [`BITS-1:0] sigma_b; input [`BITS-1:0] sigma_c; input [`BITS-1:0] Fn; input [`BITS-1:0] dw_x; input [`BITS-1:0] dw_y; input [`BITS-1:0] dw_z; input [`BITS-1:0] dt;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 13.3_Tracing
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动跟踪(System Generator based image processing engineering, multimedia processing on FPGA source, video-based motion tracking)
    2020-11-04 17:39:51下载
    积分:1
  • 1-Quadrature_decoder
    说明:  光栅尺FPGA调试程序,本人亲自调试保证可用(Grating ruler FPGA debugging program)
    2019-12-31 23:23:11下载
    积分:1
  • rs232串口协议
    主要是主机对寄存器进行配置传输数据
    2022-01-24 13:57:46下载
    积分:1
  • arbiter_ip
    Arbiter code for simulation purpose
    2013-07-13 17:45:11下载
    积分:1
  • based-on-fpga
    基于fpga的电子血压计。pdf文档,好用,内容清楚简单,转载而来(Electronic sphygmomanometer based on fpga)
    2013-12-05 10:57:22下载
    积分:1
  • 38LCD
    LCD图形显示代码,已调试过,可以运行成功(LCD graphics display code has been debugged, you can run successfully)
    2012-08-22 23:08:39下载
    积分:1
  • doc
    说明:  e200 riscv open code user guide
    2020-06-15 22:45:01下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档
    本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延迟。DDR SDRAM 器件是低成本、高密度的存储资源,在很多存储器供应商处均可获得。本设计使用 SDRAM 器件和 DIMM 开发而成。
    2023-01-24 23:25:04下载
    积分:1
  • 基于FPGA的国密算法SM3实现
    本模块是基于FPGA实现的国密哈希算法SM3,采用verilog语言进行编程。
    2023-05-15 06:00:03下载
    积分:1
  • 图像中值滤波FPGA实现
    基于FPGA的图像算法实现,包含了matlab的算法验证,利用xilinx的开发环境在FPGA上实现了算法,最终通过了验证。
    2022-01-24 14:43:02下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载