-
verilog经典设计实例
学习verilog过程中总结的54个经典设计实例，供verilog初学者入门学习，掌握编程技巧。实例包括：计数器、加法器、数据寄存器、锁存器、进程函数，以及小型工程项目如交通信号灯系统，乐曲演奏，简单编码器等设计实例。
- 2023-03-14 22:55:03下载
- 积分：1
-
VHDL3
说明： 一个使用VHDL进行正弦波信号产生的历程，非常有用。(A sine wave signal generator using VHDL for the course, very useful.)
- 2010-03-27 09:18:41下载
- 积分：1
-
MifFileGen
VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子，生成的是一个定点的正弦数据表文件，需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
- 2013-07-19 02:32:45下载
- 积分：1
-
8832135
一个具有“百分秒，秒，分”计时功能的数字跑表，可以实现一个小时以内的精确至百分之一秒的计时。
数字跑表的显示读者可以通过编写数码管显示程序来实现，本训练只给出数字跑表的实现过程。
读者还可以通过增加小时的计时功能，实现完整的跑表功能。(A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to the hundredth of a second time. Digital stopwatch readers can display the digital display through the preparation of procedures to achieve, given the training is only the realization of the process of digital stopwatch. Readers can also function to increase hours of time to achieve full stopwatch function.)
- 2009-04-09 13:20:35下载
- 积分：1
-
基于fpga的vga输出灰阶测试图片
使用软件：quartus 2 13.0基于DE2_115实验板vga输出灰阶测试图片
- 2022-09-25 04:25:03下载
- 积分：1
-
RTC
verilog编写的RTC（实时时钟）包含APB总线接口、时钟计时部分等(verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other)
- 2009-12-19 23:51:50下载
- 积分：1
-
Verilog-detail
不错的verilog学习语言资料，详细地对verilog语言中的重要语句应用进行分析。(A good the verilog learn language information, verilog language statement application.)
- 2013-03-26 13:01:23下载
- 积分：1
-
10GE以太网MAC
10GE MAC核心实现10Gbps运行的媒体访问控制功能，在IEEE 802.3ae定义。 ；
- 2022-02-24 19:59:35下载
- 积分：1
-
ProtelDesignInVHDL
说明： Protel中VHDL设计参考,pdf,不错的一本学习VHDL的书(Protel design in VHDL)
- 2009-08-21 11:16:24下载
- 积分：1
-
c4gx_f896_host_ddr2a_odt
ALTERA PCIE FPGA开发板（EP4C平台）DDR2内存测试代码(ALTERA PCIE FPGA development board (EP4C platform) DDR2 memory test code)
- 2011-09-07 11:57:21下载
- 积分：1
