-
emif_tt
实现dsp与fpga的emif的verilog异步实现，可实现异步读写以及相应功能模块控制，文件中包含仿真后的波形图形以及仿真测试程序，运行环境quartus ii11.0，仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)
- 2020-12-04 15:59:23下载
- 积分：1
-
De2 lcd1602显示器控制
在De2开发板上进行简单的控制lcd1602显示器在指定位置显示出指定的ASCII 字符， 语言是verilog HDL。
- 2022-03-24 02:00:22下载
- 积分：1
-
gold
基于vhdl语言的15位gold序列的设计的开端一部分程序(Vhdl language based on sequences of the 15 gold as part of the beginning of the design process)
- 2011-05-16 21:48:38下载
- 积分：1
-
I2C_read
说明： I2C读程序，通过状态机描叙,仿真达到要求(I2C Reading, depicts through the state machine, called Simulation)
- 2006-04-07 15:51:19下载
- 积分：1
-
source_file
说明： 有限状态机 rtl code 和 TB验证环境(Finite state machine RTL code and TB verification environment)
- 2020-08-13 15:05:19下载
- 积分：1
-
temperature
温度传感器实验，将温控芯片的温度信号通过fpga用数码管显示(temperature display)
- 2012-03-26 21:49:23下载
- 积分：1
-
eetop.cn_FPGA数字信号处理实现原理及方法
本书介绍基于FPGA实现数字信号处理的原理与方法，作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
- 2020-06-17 23:20:01下载
- 积分：1
-
卷积编码器217conv(171,133)
卷积编码器217,已验证， conv(171,133)
x1=1+d+d^2+d^3+d^6
x2=~(1+d^2+d^3+d^5+d^6)
- 2022-03-24 06:03:28下载
- 积分：1
-
AES（Rijndael）IP核的Verilog代码
应用背景16字节的块大小16字节的密钥大小单独的密码（加密）块单独的倒密码（解密）块注册密钥扩展模块verilog写的关键技术简单的AES（Rijndael）IP核。我曾试图平衡这一实施，并权衡规模和性能。目标是要能够以低成本Xilinx的Spartan系列FPGA还能够尽可能的快。正如一个可以从下面的实施结果来看，这个目标已经实现！不同的关键尺寸本标准其他实现（192 &；256位）和性能属性（如全流水线的超高速版）市售asics.ws。尽管没有官方的测试已经完成，我们认为这个核心是完全符合FIPS-197（PDF）。更多信息见核心文档；
- 2022-01-22 15:48:20下载
- 积分：1
-
时钟分频的 verilog
时钟司程序测试所选定的值 （32 位）。填空 Altera QuartusII Verilog。
- 2022-04-08 14:58:17下载
- 积分：1
