登录
首页 » Verilog » FPGA_电梯控制器

FPGA_电梯控制器

于 2022-04-18 发布 文件大小:4.96 MB
0 113
下载积分: 2 下载次数: 1

代码说明:

本代码主要完成了一个以FPGA为平台的模拟电梯控制器。该设计以Xinlinx 公司Spartan3E  250  板为平台,结合了LCD1602外设和rs232串口发送外设,成功的实现了对一个三层楼的电梯实时运行状态的模拟,1602实时显示电梯及门的状态,并通过串口将当前楼层发送给电脑。代码语言为Verilog HDL.本设计使用的算法思想有三:1、将多个输入信号合并为一个信号。2、Moore 状态机的使用3、电梯多个状态的处理以及处理原则 共同学习,共同进步。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • full adder
    说明:  vhdl code for full adder
    2020-06-30 22:46:55下载
    积分:1
  • vhdl
    code for fft non synthesisable in xilinx ise
    2013-09-30 13:16:13下载
    积分:1
  • BCH_EncDec_Matlab
    bch编解码的完整版,本人已经做过fpga实现,就是按照该程序为原型,绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)
    2011-10-27 21:55:11下载
    积分:1
  • shuzizhongsheji
    有用的数字钟设计文档,有秒表、闹钟等模块,希望对大家有用!(JUST LEARN FROM IT!!ENJOY!)
    2013-07-18 11:02:24下载
    积分:1
  • EDAandVHDL
    EDA技术与VHDL课件,利用EDA技术进行电子系统设计(EDA technology and VHDL courseware, the use of EDA technology for electronic system design)
    2009-03-04 15:34:53下载
    积分:1
  • myfir
    verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件(order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file)
    2020-10-05 16:47:44下载
    积分:1
  • 宝宝挂
    最新热血江湖外挂,需要的可以下载,游戏开心热血江湖应用辅助(Yulgang latest plug-in needed to download, games happy))
    2020-06-23 09:20:02下载
    积分:1
  • verilog 串口多字节发送程序
    verilog 串口多字节发送程序,波特率计算公式如下:cnt_baud =(1/9600bps)/(1/crystal_frq(Mhz))-1;可以发送多个字节的数据,但是字节数是固定的
    2023-09-08 22:45:03下载
    积分:1
  • WCDMA_DPD
    WCDMA数字直放站中数字预失真研究及其FPGA实现(WCDMA Digital Repeater digital pre-distortion and its FPGA implementation)
    2011-10-16 19:24:50下载
    积分:1
  • fir-filter
    11阶fir数字滤波器的verilog程序设计,线性相位,系数量化处理(11 order of fir digital filter verilog programming, linear phase, the coefficient quantization)
    2012-03-05 10:33:03下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载