-
Decoder_CC_P
Convolotional Decoding Based on Viterbi Algorithm
- 2021-05-13 16:30:02下载
- 积分：1
-
THS1206
FPGA来实现数据采集，AD采用TI公司的THS1206，高速并行AD，内含16字FIFO，降低硬件复杂度。(FPGA to realize data acquisition, AD using TI company s THS1206, high-speed parallel AD, containing the 16-character FIFO, to reduce hardware complexity.)
- 2009-07-09 09:08:27下载
- 积分：1
-
FRUDH
用VHDL实现频率计，可测量输入脉冲的频率，并进行简单校正(Realize the frequency of use of VHDL in terms of measurable input pulse frequency, and a simple correction)
- 2008-07-07 20:13:30下载
- 积分：1
-
uart_tx
FPGA实现串口发送 Verilog 语言(Serial reception FPGA Verilog language.)
- 2015-11-11 13:26:49下载
- 积分：1
-
422
说明： 422发送源码，目前使用的是20m时钟计算出来的波特率，后期可以根据自己的需要进行修改波特率时期匹配各种情况(422 sends the source code. At present, the baud rate calculated by 20m clock is used. Later, you can modify the baud rate according to your own needs to match various situations)
- 2021-04-07 15:29:01下载
- 积分：1
-
uart_test
说明： 用于实现上位机与下位机之间通过RS232协议来进行通讯。(It is used to realize communication between upper computer and lower computer through RS232 protocol.)
- 2019-03-13 14:15:24下载
- 积分：1
-
基于BASYS2模60计数器
资源描述
利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0或（LD7~LD0）上显示。
下载配置文件到实验板BASYS2上，观察验证实验现象。
使用verilog语言设计实现---模六十计数器
- 2023-02-17 20:45:03下载
- 积分：1
-
nrf2401 FPGA接口驱动
nrf2401L01 接口驱动 实现接收数据模式 测试可以直接使用
- 2023-08-11 01:00:04下载
- 积分：1
-
dianzhen
基于FPGA的16*16点阵中文LED显示，另带有几个简单的中文汉字的点阵数据。(FPGA-based 16* 16 dot matrix Chinese LED display, and the other with a few simple lattice data Chinese characters.)
- 2014-05-30 21:47:37下载
- 积分：1
-
Xilinx vivado authoritative course
说明： Xilinx vivado 权威教程，清华大学出版社出版，何宾编著。(Xilinx vivado authoritative course, published by Tsinghua University Press, edited by He Bin.)
- 2019-02-19 20:37:09下载
- 积分：1
