-
犯错
KX_DVP3F型FPGA应用板/开发板（全套）包括：
CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。
RS232串行接口；VGA视频口
高速SRAM 512KB。可用于语音处理，NiosII运行等。
配置Flash EPCS2， 10万次烧写周期 。
isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧
写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz
工作时钟；
2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）；
液晶显示屏（20字X4行）；
工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。
配套示例程序、资料、编程软件光盘等。
4X4键盘，4普通按键，8可锁按键，8发光管
BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序-err
- 2022-02-10 08:39:49下载
- 积分：1
-
有关视频压缩的IPCore，希望对大家有用
有关视频压缩的IPCore，希望对大家有用-Video Compression IPCore
- 2022-09-14 19:10:03下载
- 积分：1
-
ddr2 controller功能控制,里面有四个模块
ddr2 controller功能控制,里面有四个模块-ddr2 controller functions to control, which has four modules
- 2022-08-22 19:25:19下载
- 积分：1
-
FPGA-based--DC-speed-controller
针对某船舶模型定位系统中调速电机，以FPGA(现场可编程门阵列)为控制器，采用数字比例积分调节器实现电机的速度控制算法，设计出数字化调速控制器(Positioning system for a ship model in the motor speed, the FPGA (field programmable gate array) for the controllers, proportional integral regulator with digital speed of the motor control algorithm, designed digital speed controller)
- 2011-05-17 15:50:57下载
- 积分：1
-
StopWatch
This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.
- 2013-10-04 00:53:49下载
- 积分：1
-
SPI_Master
此代码是SPI接口的Master的Verilog源代码，经上板测试是没有问题的，请大家放心使用
(This code SPI Interface Master of Verilog source code, there is no problem on board test, please rest assured to use)
- 2021-02-25 09:19:38下载
- 积分：1
-
traffic_light
完成交通灯的所有功能，已经通过验证。希望大家多多指教。(Completion of all the features of traffic lights, have been authenticated. Hope the exhibitions.)
- 2011-11-29 20:17:58下载
- 积分：1
-
sdram_module3
能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写(can complete read or write sdram， only include Verilog code and no simulation files)
- 2013-11-25 12:43:11下载
- 积分：1
-
static-timing-analyze
特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
- 2013-07-11 13:23:46下载
- 积分：1
-
Uses Verilog the HDL design, development board realizes in
Altera on the EP1S10S...
采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现
选取6MHz为基准频率，演奏的是梁祝乐曲
- Uses Verilog the HDL design, development board realizes in
Altera on the EP1S10S780C6 selects 6MHz is the datum frequency, the
performance is Liang wishes the music
- 2022-04-11 11:29:11下载
- 积分：1
