登录
首页 » VHDL » 最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用...

最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用...

于 2022-04-28 发布 文件大小:173.24 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用版的)。挺折腾的,不说了,放上顶层模块:-。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ethmac10g_latest.tar
    10G高速以太网mac VERILOG源码 可仿真可实现(10G high speed Ethernet MAC verilog code can be used for synthesis or inplementation)
    2015-08-19 17:39:02下载
    积分:1
  • LDPC-long40rate0.5-encode-and-decode
    LDPC的短码,码长为40速率为0.5的LDPC码的设计,用的是QC矩阵,压缩文件为原码部分,工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)
    2013-07-01 09:28:47下载
    积分:1
  • PCI IP核vhdl源码,Xilinx原版
    PCI IP 核 Xilinx原版,很好用,国际知名公司Xilinx原版,值得信赖
    2023-05-01 04:45:04下载
    积分:1
  • Lesson1
    FPGA课件,个人感觉不错,希望对大家有帮助(FPGA software, personal feel good, I hope all of you help)
    2009-06-13 10:27:35下载
    积分:1
  • State.Machine.Coding.Styles.for.Synthesis(状态机,英文,VHDL)
    State.Machine.Coding.Styles.for.Synthesis(状态机,英文,VHDL)-State.Machine.Coding.Styles.for.Synthesis (FSM, English, VHDL)
    2023-06-02 11:25:02下载
    积分:1
  • 计算机组成原理课程设计(vhdl语言实现)
    1. 一位全加器设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY add IS PORT(a,b,cin:IN STD_LOGIC; Co,S:OUT STD_LOGIC); END ENTITY add; ARCHITECTURE fc1 OF add is BEGIN S
    2023-06-03 00:55:02下载
    积分:1
  • 一个高级培训班的内部资料,非常宝贵,读者可以掌握FPGA的基本思路
    一个高级培训班的内部资料,非常宝贵,读者可以掌握FPGA的基本思路-A high-level training of internal information, are very valuable, readers can grasp the basic ideas FPGA
    2022-03-13 01:35:04下载
    积分:1
  • Interpolator-of-polyphase-filter
    代码用两种方法设计了一个基于多相滤波的内插器,低通滤波器采用128阶凯撒窗,内插倍数32,并且给定信号范围,验证了内插器的正确性,画出了内插前后信号的频谱。(The code design the interpolator based on polyphase filter using two methods.The low pass filter is 128 order Caesar window and interpolation multiple is 32.I give the range of the signal to verify the interpolator and plot the spectrum of the signal before and after the interpolator. )
    2021-01-09 13:18:51下载
    积分:1
  • VHDL数字系统设计和工程实践3,包含原理,真值表和原理图,以及VHDL源代码....
    VHDL数字系统设计和工程实践3,包含原理,真值表和原理图,以及VHDL源代码.-VHDL digital system design and engineering practice, 3, including the principles, truth table and schematic, as well as VHDL source code.
    2023-03-31 10:25:04下载
    积分:1
  • QAM_FPGA
    QAM调制,基于FPGA的实现,包含有乘法器模块、升降余弦滤波器模块、QAM序列生成模块(QAM modulator,the implementation based on FPGA,include MUL、FIRCOS and QAM generate)
    2021-03-03 01:49:33下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载