-
NN-using-FPGA
thesis about design and implementation neural network using FPGA
- 2013-12-29 16:23:52下载
- 积分:1
-
psk_rician-channel-MATLAB
QPSK在赖斯信道下的模拟仿真,包括K=6和K=10下的情况(QPSK in, Laisi Xin Road, under the simulation, including the case of K = 6 and K = 10 under)
- 2013-04-26 21:30:18下载
- 积分:1
-
omp
用于压缩感知 OMP 算法非常适合于压缩感知
- 2022-02-25 10:12:51下载
- 积分:1
-
newdecode
密码锁,大学数字eda课程顺序锁的源代码,有2位或者4位的顺序锁,可以在fpga或者cpld上实现
(Password lock, digital eda course the order of the source code of the locks, the order of two or four locks, and can be implemented on the fpga or cpld)
- 2012-03-09 00:04:57下载
- 积分:1
-
6_USB_to_SDHC_Lab
altera max10 USB demo,使用了phy,把开发板配置成U盘模式(altera max10 USB demo,using PHY device,design a U pan)
- 2015-10-22 20:47:49下载
- 积分:1
-
用硬件描述语言编程实现减法器,实现两个操作数的减法
用硬件描述语言编程实现减法器,实现两个操作数的减法-Using hardware description language programming subtraction, and the achievement of the two operands of the subtraction
- 2022-06-29 17:16:40下载
- 积分:1
-
这是一个测试键盘的代码
this a test keyboard code -this is a test keyboard code
- 2022-02-04 00:32:23下载
- 积分:1
-
spi转i2s的verilog程序,fpga是总模块,spi和i2s是子模块,shiftreg是转换...
spi转i2s的verilog程序,fpga是总模块,spi和i2s是子模块,shiftreg是转换-spi transfer i2s the verilog program, fpga is the total module, spi, and i2s is the sub-module, shiftreg is to convert
- 2022-02-13 16:18:27下载
- 积分:1
-
16b20b_Encoder
16b20b encoder and decoder
- 2013-02-04 13:24:46下载
- 积分:1
-
CPU
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
- 2008-06-02 16:34:00下载
- 积分:1