网站首页

一个可编程的间隔定时器的设计，8253要完成的功能，实…

于 2022-08-20 发布文件大小:6.33 kB

 0  123

下载积分: 2 下载次数: 1

我要下载

代码说明：

设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求： 1、含有3个独立的16位计数器，能够进行3个16位的独立计数。 2、每一种计数器具有六种工作模式。 3、能进行二进制/十进制减法计数。 4、可作定时器或计数器。 -The design of a programmable interval timer, 8253 to complete the function, realize the following requirements: 1, contains three independent 16-bit counter, capable of three independent 16-bit count. 2, each with six counter mode. 3, can be binary/decimal subtraction count. 4, can be used for the timer or counter.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

newViterbi217
基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)

2020-06-29 08:40:01下载

积分：1
Combined unit GPS clock synchronization detection unit merger GPS synchronized c...
合并单元内GPS同步时钟的检测合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection

2023-05-04 14:30:04下载

积分：1
carry_lookahead_add4
4位的超前进位加法器，门级电路连接得到，verilog代码实现(4-bit look-ahead adder, gate-level circuit)

2011-10-18 21:40:20下载

积分：1
spi_src
在FPGA上实现CAN总线SPI接口通信，使用Verilog语言(Realize SPI interface communication of CAN bus on FPGA, using Verilog language)

2019-06-26 16:15:45下载

积分：1
简单 VHDL 波斯语
Vhdl 语言在 pdf 格式的波斯语。你可以学习编码用 vhdl 语言、 fpga、盖茨、专用集成电路、 cpu 编程，在 2 个部分。

2022-02-01 05:01:54下载

积分：1
VMD642_CPLD
本例程位于 VMD642_CPLD目录中。使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使用 Verilog HDL书写，编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)

2013-09-13 13:59:52下载

积分：1
altfp_matrix_mult
浮点数矩阵乘法模块 verilog语言编写可直接调用(Floating-point matrix multiplication module can directly call verilog language)

2013-12-18 15:08:36下载

积分：1
disparity
Disparity mapp code in VHDL

2017-11-30 14:48:59下载

积分：1
TCM解码，VHDL代码，是我在工作中做的工程代码，时序稳定，里面有syn以及软判决的算法，经典...
TCM解码，VHDL代码，是我在工作中做的工程代码，时序稳定，里面有syn以及软判决的算法，经典-TCM decoder, VHDL code, yes, I do work in the project code, timing stability, There are syn and soft-decision algorithm, classic!

2022-09-27 21:25:03下载

积分：1
rectifier
三相PWM整流，实现功率双向流动,可保持直流侧电压稳定(three-phase PWM rectifier, power can bidirectional flow ，can maintain the stable DC voltage)

2012-11-28 09:19:54下载

积分：1

696518资源总数
105547会员总数
4今日下载

一个可编程的间隔定时器的设计，8253要完成的功能，实…

0 个回复

热门标签

热门下载