网站首页

译码器的Verilog hdl设计

于 2022-04-30 发布文件大小:20.41 kB

 0  179

下载积分: 2 下载次数: 1

我要下载

代码说明：

实验内容1：利用case语句完成3-8线译码器的设计，并在Quartus Ⅱ中输入。实验内容2：参照实验一完成3-8线译码器的Testbench文件的编写，并在Quartus Ⅱ中输入。实验内容3：在Quartus Ⅱ中调用Modelsim完成仿真，得到仿真波形。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Chebyshev-filter
利用matlab设计了一个切比雪夫滤波器，并且对滤波器性能进行了仿真分析。(Using the matlab design a chebyshev filter, and has carried on the simulation analysis on filter performance. )

2013-09-05 20:04:36下载

积分：1
ISARCSSim_az
基于压缩感知的ISAR方位向成像以及与FFT成像对比(CS-based ISAR imaging and RD imaging)

2013-04-07 15:16:53下载

积分：1
abcd
数字频率测量器，脉宽测量器。可测量多种频率波形的脉宽。(Digital frequency measurement device, pulse width measurement device. Measurement of the waveform of frequency pulse width)

2011-12-09 13:40:49下载

积分：1
Verilog 仲裁器
有四个层次的轮循仲裁器。这是由 WD Peterson 在 vhdl 语言编码的衍变

2022-10-07 08:50:03下载

积分：1
24_Timer
使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)

2021-04-27 21:38:44下载

积分：1
AD9764
一个AD9764的基于FPGA的驱动，希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)

2013-09-05 01:48:57下载

积分：1
ads1255 spi verilog驱动
ads1255 spi verilog驱动,已测试过，可以使用。

2022-03-14 09:02:05下载

积分：1
CPU 多周期
多周期CPU设计所有模块全部代码，ISE工具环境下，经验证成功实现

2022-03-25 05:59:24下载

积分：1
VGA_yanse
用fpga实现VGA16色真彩的图片显示,且在AX301实验板上已经调试过(VGA16 achieve true color with fpga pictures show, and in the AX301 has been tuned breadboard)

2021-02-05 17:59:57下载

积分：1
eth_send
清华大学sdr项目，网口代码。Verilog编写。很实用。希望大家喜欢。(Tsinghua University sdr project, network interface code. Verilog preparation. Very practical. Hope you like it.)

2010-09-26 14:43:28下载

积分：1

696516资源总数
106641会员总数
4今日下载

译码器的Verilog hdl设计

0 个回复

热门标签

热门下载