登录
首页 » Verilog » 译码器的Verilog hdl设计

译码器的Verilog hdl设计

于 2022-04-30 发布 文件大小:20.41 kB
0 175
下载积分: 2 下载次数: 1

代码说明:

实验内容1:利用case语句完成3-8线译码器的设计,并在Quartus Ⅱ中输入。 实验内容2:参照实验一完成3-8线译码器的Testbench文件的编写,并在Quartus Ⅱ中输入。 实验内容3:在Quartus Ⅱ中调用Modelsim完成仿真,得到仿真波形。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rscode
    RS编码器在fpga上的实现,用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)
    2009-06-11 21:45:49下载
    积分:1
  • juanjima
    231卷积码的verilog实现,前面是详细的文档说明,有源程序,绝对原创!!!!(Verilog achieve 231 convolutional code, preceded by a detailed description of the document, the source, the absolute originality! ! ! !)
    2013-01-18 10:35:31下载
    积分:1
  • zuoye2
    主要编写了一组二进制数据通过根升余弦滤波器后的波形,但并没有使用ISE内部的FIR滤波器内核,该程序相当于编写了一个根升余弦滤波器。(Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the preparation of a root raised cosine filter.)
    2013-09-18 15:24:13下载
    积分:1
  • eetop.cn_cordic_sqrt
    cordic 算法知道正弦和余弦值,求反正切,即角度。(The CORDIC algorithm knows sine and cosine values and asks for inverse tangent, that is, angle.)
    2018-06-29 08:47:12下载
    积分:1
  • FPGAVHDL
    vhdl例程代码大全,包含流水灯,数码管,AD,DA转换等(Guinness vhdl code routines, including water lights, digital, AD, DA conversion)
    2020-12-17 12:19:13下载
    积分:1
  • Ping_pong_Sparten3e-master
    说明:  FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)
    2019-05-06 20:22:13下载
    积分:1
  • floatadd
    说明:  浮点数加法器的源代码,实现浮点数的加法功能,浮点数遵循的是IEEE745标准(floating_piont addition)
    2021-04-06 18:19:02下载
    积分:1
  • 串口 自收自发程序
    串口自收自发测试函数,开发环境quartus12.1, 波特率只设置了9600bps,可供测试开发板串口功能。  
    2023-05-06 08:00:03下载
    积分:1
  • FFT2
    适用于NIOS II的1024点FFT C算法( 1024-point FFT C algorithm for NIOS II)
    2010-12-04 15:32:44下载
    积分:1
  • processor
    processor design istruction load pipeline ,hazard
    2010-04-02 03:52:08下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载