网站首页

ALU verilog

于 2022-05-05 发布文件大小:1.66 kB

 0  136

下载积分: 2 下载次数: 1

我要下载

代码说明：

设计与实现的 ALU RISC 处理器。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

实例
FPGA 学习实例动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)

2020-06-22 22:40:02下载

积分：1
freq_meter
FPGA的测频程序，用了D触发器，能测1hz到几百hz(FPGA frequency measurement procedures, using a D flip-flop, can be measured to a few hundred hz 1hz)

2016-04-03 13:41:48下载

积分：1
BISS-c协议中英文版本
描述了IC-hus公司推出的BISS-C协议内容，包括单向biss-c协议以及标准biss-c协议(Describes the BISS-C protocol introduced by IC-hus, including the one-way biss-c protocol and the standard biss-c protocol)

2021-05-10 10:18:53下载

积分：1
802.11a的基带检测
802.11a的基带分组检测的verilog实现，其使用了分组检测的优化算法——延时相关保存算法，具有由于的检测性能。

2022-03-26 03:59:22下载

积分：1
VHDL
用VHDL语言实现一Mealy型时序电路，并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)

2014-03-20 14:44:28下载

积分：1
ComChange-12061629
并行读写14路串口数据，数据被写入FIFO，在收到读写信号后，SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)

2019-03-13 01:38:44下载

积分：1
ran_num_generator.tar
vhdl random numbergenerater

2013-04-10 16:31:28下载

积分：1
sdram_module3
能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写(can complete read or write sdram， only include Verilog code and no simulation files)

2013-11-25 12:43:11下载

积分：1
SD_rtl
用verilog实现sd卡读写，亲测可用(Implementation of SD card read and write with Verilog)

2020-12-27 21:49:02下载

积分：1
时序分析
XILINX 时序约束使用指南笔记 ——时序约束介绍时序约束方法时序约束原则等(XILINX time series constraints use guide notes -- time series constraints introducing time series constraint principles, etc.)

2017-12-21 11:37:56下载

积分：1

696516资源总数
106783会员总数
25今日下载

ALU verilog

0 个回复

热门标签

热门下载