-
irig_b
用来实现IRIG_B码的解码程序，在XILINX ISE上运行过没有问题，(Used to achieve IRIG_B code decoding process, in XILINX ISE run-off is no problem,)
- 2021-04-06 14:49:03下载
- 积分：1
-
doc
说明： e200 riscv open code user guide
- 2020-06-15 22:45:01下载
- 积分：1
-
Lab3_mux24a
4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。(Xilinx ISE 12.3.nexy3.)
- 2014-03-30 09:31:54下载
- 积分：1
-
jianpan
说明： 一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
- 2020-06-24 02:00:02下载
- 积分：1
-
lcd
vhdl code fpga for lcd 2*16
- 2017-09-22 23:15:51下载
- 积分：1
-
bt656_to_yuv422
从bt656数据流中提取出同步信号, 适合于搞fpga/cpld开发调式(bt656 internel sync to extern sync singal，
bt656 internel sync to extern sync singal)
- 2021-03-06 11:19:30下载
- 积分：1
-
多周期CPU设计 Verilog源码
本文件是用Verilog编写的多周期CPU的源码，文件里面含有CPU的连线图，用modesim编写，并且在Quartus II 下仿真通过，本代码将对初学者有很大的参考价值，欢迎大家下载！
- 2022-02-05 05:11:14下载
- 积分：1
-
用Verilog语音在fpga上实现音乐计算器功能
首先根据连续运算的过程，用状态机做出键盘输入模块，然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU，之后做出将16位二进制数显示出来的显示模块，再根据连续运算流程并考虑与键盘输入的配合，做出了音乐计算器最核心的控制模块，完成输入数字的存储、运算、显示功能，最后加入音乐模块，实现全部功能。
- 2023-02-19 00:05:03下载
- 积分：1
-
clock_FPGA_verilog
简易电子钟的设计（verilog HDL）(Simple design of the electronic clock (verilog HDL))
- 2012-11-03 10:35:49下载
- 积分：1
-
DS18B20LCD
DS18B20温度测量程序 之后用于在LCD显示屏上显示对应的温度(DS18B20 test code)
- 2011-08-30 12:59:20下载
- 积分：1
