-
Fpga_control
FPGA做机器人舵机控制系统，verilog(FPGA to do the robot servo control system, verilog)
- 2020-10-26 18:09:59下载
- 积分：1
-
FPGA实现Jpeg压缩，和视频采集程序
说明： FPGA实现Jpeg压缩，和视频采集程序(Zynq - Main - register access Mio)
- 2020-03-13 23:25:40下载
- 积分：1
-
FPGASquare-RootRaised-CosineFilter
数字通信系统中, 基带信号的频谱一般较宽, 因此
传递前需对信号进行成形处理, 以改善其频谱特性,使
得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
- 2011-05-04 21:23:36下载
- 积分：1
-
SPI verilog 的实现 详细全面
SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解),此代码是SPI接口的Master和slaver 的Verilog源代码
- 2022-03-24 23:00:52下载
- 积分：1
-
base_4_fft
基4FFT原理及MATLAB实现，基本原理，编程思想等(base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.)
- 2016-01-28 16:52:37下载
- 积分：1
-
my_uart
一个简单的UART串口程序，能实现数据的发送与接收，但没有奇偶校验等验证数据传输是否正确。(A simple UART serial program, can send and receive data, but there is no parity and other validation data is correct.)
- 2011-08-17 20:48:11下载
- 积分：1
-
systolic
脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器(Pulse Multiplier: a GF (2m) domain on the Digit-Serial pulsation structure (Systolic) the multiplier)
- 2020-11-13 10:39:43下载
- 积分：1
-
buffer
用verilog实现的buffer，经过了fpga平台验证。(Implement buffer with verilog.)
- 2020-10-28 12:19:58下载
- 积分：1
-
Altera官方FPGA电机控制的中文文档
Altera官方FPGA电机控制的中文文档，很不错的参考资料(Altera Official FPGA Motor Control Chinese Document, Good Reference)
- 2021-03-18 13:49:19下载
- 积分：1
-
CPUdesign
说明： 计算机组成原理实验多时钟周期CPU设计，包含VHDL代码的设计，实验电路图，实验详细截图。(Computer component experiments designed more CPU clock cycles, including VHDL code design, test circuit, test detailed screenshots.)
- 2020-09-07 19:28:05下载
- 积分：1
