登录
首页 » VHDL » MP3译码器的VHDL代码

MP3译码器的VHDL代码

于 2022-05-07 发布 文件大小:28.44 kB
0 44
下载积分: 2 下载次数: 1

代码说明:

MP3解码器的VHDL源代码 ,很实用的,设计时可以参考 ,很罕见的完整MP3 decoder源码 -VHDL code for MP3 decoder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦...
    0-99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦 -0-99 notation VHDL source, comprehensive guide book on the experiment can be used by everyone to download Oh
    2022-03-28 11:04:09下载
    积分:1
  • FPGA-SRAM_Test
    利用FPGA实现SDRAM的读写操作,通过硬件测试。(FPGA implementation using SDRAM to read and write operation, hardware testing.)
    2011-08-03 22:52:25下载
    积分:1
  • 基于dds的波形发生器
    说明:  DDS的基本原理主要由五部分组成,分别是;相位累加器,正弦波形存储器,数模转换器,低通滤波器和时钟,将相位累加器输出的数据作为地址,用来查询表的数据,将取出的正弦数据通过数模转换器输出模拟信号,模拟信号再通过一个低通滤波器输出纯净的正弦波信号。(The basic principle of DDS is mainly composed of five parts: phase accumulator, sinusoidal waveform memory, digital to analog converter, low-pass filter and clock. The output data of phase accumulator is used as address to query the data of table. The extracted sinusoidal data is output analog signal through digital analog converter, and the analog signal is output pure sine through a low-pass filter Wave signal.)
    2020-09-16 23:34:30下载
    积分:1
  • 8_sys_clock
    黑金开发板对时钟信号的编写实验以及调试,相关代码如压缩包所示(CLOCK FPGA)
    2012-09-18 22:51:36下载
    积分:1
  • 通用存储器VHDL代码库,The Free IP Project VHDL Free
    通用存储器VHDL代码库,The Free IP Project VHDL Free-FIFO, Quartus standard library. -generic VHDL code for memory, The Free Project VHDL IP Free-FIFO, Quartus standard library.
    2022-05-26 21:22:15下载
    积分:1
  • 这个我也太清楚是什么 反正师兄们说有用 发大家
    这个我也太清楚是什么 反正师兄们说有用 发大家-I am also very clear that what is useful anyway, say senior U.S. fa
    2022-08-11 05:38:06下载
    积分:1
  • 用VHDL语言实现的图像传感器TCD132D的时序驱动代码,时序精准!
    用VHDL语言实现的图像传感器TCD132D的时序驱动代码,时序精准!-VHDL language with the image sensor TCD132D realize the timing-driven code, timing accurate!
    2022-01-26 02:25:08下载
    积分:1
  • The code is used to interface PC monitor with Spartan 3E for the display. if you...
    The code is used to interface PC monitor with Spartan 3E for the display. if you run the program on spartan 3 you would be able to see different test pattern on the monitor screen
    2022-10-03 00:10:03下载
    积分:1
  • D触发器,T触发器计数器MUX采用主动HDL可以运行使用3.2版本…
    d flip flop t flip flop counter mux using active hdl can be run using 3.2 version and creating new design
    2023-06-18 04:40:03下载
    积分:1
  • mission
    基于FPGA和Matlab的均衡滤波器设计与实现 基于MATLAB的数字均衡器的设计 采用FPGA实现基于LMS算法的自适应均衡器的设计研究 PWM控制的FPGA实现 等众多与FPGA、MATLAB相关的滤波器和均衡器设计 ( FPGA and MATLAB design of filter&EQ)
    2016-04-03 12:37:42下载
    积分:1
  • 696522资源总数
  • 104040会员总数
  • 35今日下载