登录
首页 » VHDL » 在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法

在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法

于 2022-05-08 发布 文件大小:143.92 kB
0 110
下载积分: 2 下载次数: 1

代码说明:

在MAXPLUSII下实现BOOTH算法,可以进行任意位K×K的乘法-BOOTH algorthim implemented in the MAXPLUSII environment, which can carry out arbitrary bits multiplication.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL-for-engineers
    本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)
    2013-10-29 09:33:59下载
    积分:1
  • How to Connecting Xilinx FPGAs to the Philips
    How to Connecting Xilinx FPGAs to the Philips
    2022-08-14 17:50:57下载
    积分:1
  • 一种RISC结构8位微控制器的设计与实现
    一种RISC结构8位微控制器的设计与实现-The structure of a RISC micro-controller" s 8 Design and Implementation
    2023-08-07 22:10:06下载
    积分:1
  • FPGA-timing-constraints
    基于Verilog的FPGA设计时序分析约束详细解释与使用方法(FPGA timing constraints)
    2017-04-24 09:54:35下载
    积分:1
  • DAC0832
    DAC0832的Verilog代码,适用于与ADC0809同时学习,效果明显!(DAC0832 Verilog code, applicable at the same time with ADC0809 learning, the effect is obvious!)
    2012-10-17 11:04:32下载
    积分:1
  • AD9250 204b Verilog源码
    说明:  AD9250是一款双通道14位ADC,最高采样速率250 MSPS,JESD204B Subclass 0或Subclass 1编码串行数字输出(The ad9250 is a dual channel 14 bit ADC with a maximum sampling rate of 250 MSPs and jesd204b sub class 0 or sub class 1 coded serial digital output)
    2021-04-14 11:01:55下载
    积分:1
  • ATmega128通讯口示例程序
    用于ATmega128的一些通讯程序,包含I2C UART,SPI等接口,用ICCAVR编译(for ATmega128 some communications procedures, including UART I2C, SPI interfaces with ICCAVR compiler)
    2005-03-21 11:26:08下载
    积分:1
  • 这时manchesite编码,VERILOG语言,VHDL的找本站我发的帖子
    这时manchesite编码,VERILOG语言,VHDL的找本站我发的帖子-manchesite time coding, VERILOG language, VHDL I find a site in a posting
    2023-07-15 16:55:02下载
    积分:1
  • Features: Based on the VHDL language, realize high
    功能:基于VHDL语言,实现对高速A/D器件TLC5510控制-Features: Based on the VHDL language, realize high-speed A/D control devices TLC5510
    2022-11-12 08:45:02下载
    积分:1
  • CORDIC_ATAN
    使用verilog语言完成了基于cordic算法求反正切的计算,精度为8次迭代(Verilog language used to complete based on CORDIC algorithm for arctangent calculation, an accuracy of 8 iterations)
    2008-12-24 11:31:00下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载