-
AHB_UVC_and_AHB_IC_Verificat
ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
- 2020-10-21 12:07:24下载
- 积分：1
-
数字频率合成原理
就是生成原始波形数据，设计Verilog代码，把数据加载到初始ram中，再调用数据进行仿真，仿真实现波形还原，和进行合成之类。
- 2022-09-27 09:25:08下载
- 积分：1
-
DE2_Basic_Computer
DE2 altera board vhdl design
- 2016-04-09 00:35:05下载
- 积分：1
-
课程设计-数字钟
说明： 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)
- 2020-05-18 17:11:07下载
- 积分：1
-
fullbridge_double_frequency
建立了单相的PWM整流器电路闭环控制的仿真模型。版本R2007(The simulation model of the closed-loop control of single-phase PWM rectifier circuit. Version R2007)
- 2021-02-02 09:10:00下载
- 积分：1
-
29_ad9226_test
本实验将采用双通道 12bit AD 9226在开发板上实现数据采集和模数
转换的功能(This experiment will use dual channel 12bit AD 9226 to realize data acquisition and module on the development board.
The function of conversion)
- 2020-12-06 21:09:21下载
- 积分：1
-
vgac_sst160aN
基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机(FPGA and SOPC based on the use of VHDL language EDA 32-bit Nios CPU and the DMA design of embedded systems Tetris game)
- 2021-04-11 11:18:58下载
- 积分：1
-
Poiseuille_BB_solution
LBM用于Poiseuille流初学者程序，直接反弹格式(LBM Poiseuille)
- 2021-02-24 15:49:39下载
- 积分：1
-
sobel
在FPGA中，采用verilog HDL语言实现图像处理算法sobel，仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
- 2021-01-15 20:58:46下载
- 积分：1
-
myfir
verilog编写的16阶升余弦滤波器 采用直接型结构实现 对方波进行滤波 输出波形 含testbench文件(order raised cosine filter verilog written 16 direct-type structure to achieve the other wave filtering the output waveform containing testbench file)
- 2020-10-05 16:47:44下载
- 积分：1
