登录
首页 » Verilog » 如何使用FFT ip core--verilog

如何使用FFT ip core--verilog

于 2022-05-14 发布 文件大小:11.64 MB
0 97
下载积分: 2 下载次数: 1

代码说明:

应用背景 在图像处理领域中,及数字信号处理中,很多时候需要用到FFT(快速傅里叶变换)。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂,这里提供FFT进行256点的快速傅里叶变换,并给出测试激励。仿真全部通过,基于ISE14.2  xilinx公司提供的IP核。 关键技术快速傅里叶变化并没有那么神秘,程序中有注释,可以不看公司的手册就可以简单实用FFT IP核了。 这里我们并不是编写FFT核,二是利用xilinx公司提供的IP核,本工程就是教你如何使用FFT核。 很多人不知道如何使用快速傅里叶变换。其实快速傅里叶变换并不复杂。 读者可以使用MaTLAB仿真,同FFT ip核的结果进行对比,可以更好的理解FFT变换

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mul24x24
    24位x24位的乘法器 十分详细24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器(24-bit x24-bit multiplier very detailed 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of the multiplication Explorer 24-bit x24 multiplier 24-bit x24-bit multiplier)
    2009-06-08 10:00:58下载
    积分:1
  • 1G以太网UDP
    ARTIX7200T FPGA 与PC 之间进行的以太网数据通信, 通信协议采用 Ethernet UDP 通信协议。FPGA 通过 GMII 总线或 MII总线和以太网PHY 芯片通信, 再把数据通过网线发给 PC,或者把从 PC 接收的以太网数据传给 FPGA。 
    2022-09-04 10:15:13下载
    积分:1
  • FFT程序,基于verilog
    基于VHDL语言编写的FFT程序,256点,旋转因子存在自己编写的ROM里面,乘法器和数据存储采用的是IP核,若是需要使用,需要添加IP核,否则无法运行
    2022-10-15 21:35:03下载
    积分:1
  • Space Vector P.W.M in Verilo
    这里我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是xilinx。
    2023-02-23 22:05:04下载
    积分:1
  • FPGA实现百兆MAC发送接收
    该部分实现了百兆MAC的数据的收发功能,可直接连接MII接口的PHY芯片,进行通信,设计是基于国半的DP83849双口PHY进行开发,并进行过大量实例测试;应用中有问题可随时联系
    2023-08-19 16:00:03下载
    积分:1
  • DDR_SDRAM控制器verilog代码
    使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器 本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。 该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延 迟。 DDR SDRAM 器件是低成本、高密度的存储资源,在很多存储器供应商处均可获得。本参考设 计使用 SDRAM 器件和 DIMM 开发而成  
    2023-02-04 16:05:03下载
    积分:1
  • P4 (3)
    支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU,verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)
    2018-12-02 17:22:40下载
    积分:1
  • 视频运动补偿预测块的 verilog代码
    这是一个关于 VLSI 设计项目。主题是压缩的视频中的运动补偿预测块设计。项目包括 RTL 代码,代码验证平台。 项目使用软件的新思科技,例如: 设计编译器 (合成)、 IC 编译器 (布局)...... 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-05-03 18:25:03下载
    积分:1
  • c_fir_ppt
    C语言写得FIR滤波器代码,简单实用,是学习滤波器设计的好材料,附带PPT滤波器设计说明(C language written FIR filter code, simple and practical, is a good learning materials of filter design, with PPT filter design )
    2020-07-04 03:00:02下载
    积分:1
  • FPGA+AD7656
    说明:  FPGA控制AD7656和模拟开关实现36路模拟量循环采集(FPGA control AD7656 and analog switch to realize 36 channels of analog cyclic acquisition)
    2020-10-11 23:27:32下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载