网站首页

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能

于 2023-03-20 发布文件大小:1.91 kB

 0  142

下载积分: 2 下载次数: 1

我要下载

代码说明：

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能，使用该模块，需要注意的是，工作的时钟频率应该搞于ts流的输入时钟 2 倍以上，这样完成对ts流的低码流到系统时钟频率的转换和同步功能

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Verilogmanual
VERILOG语言速查手册,与VHDL齐名的另外一硬件描述语言(verilog language manuals, and the other enjoying VHDL hardware description language 1)

2007-03-01 13:29:04下载

积分：1
VHDL
用VHDL语言实现一Mealy型时序电路，并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)

2014-03-20 14:44:28下载

积分：1
洗衣机verilog编程
应用背景本项目采用Verilog实现洗衣机的程序，它可以使用数字LED显示剩余时间。另外，它还可以使用不同的led_shining显示程序，它的运行了。而且我用BASYS2仿真和运行。在这个节目中，我会是有价值的使用几乎所有组件。关键技术有限状态机Verilog ；ISE熟练的状态控制

2022-01-27 18:55:26下载

积分：1
SDRAM-control
好用的SDRAM控制器，经过FPGA平台验证过。(It is a SDRAM controller with verilog code. It is a good code, and confirmed.)

2018-10-08 18:07:55下载

积分：1
feibonacc序列产生模块
斐波那契数列序列产生模块，对于学习有限状态机(FSM)和数据通道(FSMD)的朋友来说很有用处，包括斐波那契数列的产生模块以及测试模块，

2023-03-07 02:50:03下载

积分：1
Micron_SDRAM_DDR2Simulation_model_Verilog
DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)

2020-10-29 17:49:57下载

积分：1
1G以太网UDP
ARTIX7200T FPGA 与PC 之间进行的以太网数据通信, 通信协议采用 Ethernet UDP 通信协议。FPGA 通过 GMII 总线或 MII总线和以太网PHY 芯片通信, 再把数据通过网线发给 PC，或者把从 PC 接收的以太网数据传给 FPGA。

2022-09-04 10:15:13下载

积分：1
viterbi_msk
连续相位调制CPM信号的viterbi编解码(MSK viterbi decode)

2012-10-29 23:07:38下载

积分：1
2845781_des
说明：一种64位的DES加密代码，可以使用挂在APB上(dec enc key to 64 bit rate)

2020-12-03 16:19:25下载

积分：1
vivek
THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE

2012-04-08 02:01:07下载

积分：1

696516资源总数
106641会员总数
4今日下载

TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能

0 个回复

热门标签

热门下载