登录
首页 » VHDL » Routine application of this experiment in the Actel Flash architecture ProASIC3/...

Routine application of this experiment in the Actel Flash architecture ProASIC3/...

于 2022-05-14 发布 文件大小:880.54 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

此实验例程适用于Actel Flash架构的ProASIC3/E系列FPGA,适合于FPGA及Verilog HDL的初学者,配套EasyFPGA030开发套件。-Routine application of this experiment in the Actel Flash architecture ProASIC3/E series FPGA, fit in the FPGA and Verilog HDL for beginners and supporting development kit EasyFPGA030.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL洗衣机控制器
    VHDL 洗衣机程序,可实现定时、报警、洗衣,脱水等等功能。底层为VHDL文件,顶层为电路图连接
    2023-07-12 00:20:04下载
    积分:1
  • Spartan-6-PCIE_tutorial2
    xilinx spartan 6 pcie 仿真教程,v2.4版本,主要是讲解如何使用pcie core和自己的用户逻辑级联仿真。(xilinx spartan 6 pcie sim tutorial ,tell readers how to sim using pcie core and user app logic,tool:questasim)
    2020-11-23 19:19:34下载
    积分:1
  • 12
    说明:  用FPGA进行等精度频率和相位差测量的程序,本程序是在EPEC6Q240C8下的程序(Carried out with the FPGA such as the frequency and phase measurement precision of the procedure, this procedure was the procedure under the EPEC6Q240C8)
    2010-03-03 17:42:11下载
    积分:1
  • multiplay
    连乘,乘法可以用简单的for循环,我这里用的是移位寄存器来做,而且是用来两个移位寄存器(this is a tool that function is multiplay,it use a special way to do multiplay .it will teach you the how to use labview )
    2015-02-04 20:44:16下载
    积分:1
  • state-machine
    一个简单的用verilog实现的售货机状态机设计,内有word介绍设计的原理(A simple realization of a vending machine with verilog state machine design, there are design principles introduced word)
    2021-01-20 23:48:42下载
    积分:1
  • sinewave_FPGA
    数字载波发生器,产生一个正弦波,工程中的所有模块都经过测试并运行没有任何问题,而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形,但唯一的缺点是没有滤波器,如果有人想看标准正弦波,可以自制一个简易低通滤波器进行观看,如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)
    2010-08-23 19:42:07下载
    积分:1
  • ABencode
    FPGA实现增量式光栅尺正交脉冲解码,基于Verilog(FPGA realization of incremental grating ruler orthogonal pulse decoding, based on Verilog)
    2020-11-21 20:59:36下载
    积分:1
  • Electronicorgan
    利用VHDL编写的电子琴发生器,以简单的演奏电路论文(Electronic organ prepared using VHDL generator to perform a simple circuit Papers)
    2009-03-06 08:52:10下载
    积分:1
  • cordic
    基于cordic算法的DDS的Verilog代码。经过仿真验证,绝对可靠。(Based on cordic algorithm DDS Verilog code. Through the simulation, is absolutely reliable.)
    2013-12-20 17:22:38下载
    积分:1
  • moore 状态机的一个简单的事例,初学者很好的地实例!
    moore 状态机的一个简单的事例,初学者很好的地实例!-moore state machine of a simple example for beginners to very good example!
    2022-08-03 06:34:52下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载