登录
首页 » Verilog » 一个实用的verilog除法器

一个实用的verilog除法器

于 2022-05-16 发布 文件大小:2.25 kB
0 98
下载积分: 2 下载次数: 1
我要下载

代码说明：

这是一个可综合的除法器，内部包含除法模块，比较模块，除法模块。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论
粗体
下划线
斜体
删除线
文字颜色
链接
取消链接
表情
图片
插入代码
全屏


0 个回复

  • DEMO_CAM_LCD
    实现了从摄像头读取数据到液晶的显示，利用了cycloneV 和康欣的开发板资源(It realizes the display of reading data from camera to liquid crystal.)
    2019-07-05 15:25:36下载
    积分：1
  • lic_Xilinx_ISE_Vivado
    这是Xilinx ISE 14.X以及vivado、vivado_hls的license，亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)
    2013-04-26 14:51:09下载
    积分：1
  • VHDL
    FPGA 12864显示程序 VHDL程序！！(FPGA 12864 show program )
    2012-05-30 22:09:54下载
    积分：1
  • 基于FPGA的DDS设计
    应用Verilog进行编写的四种波形发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器上显示出了波形。初步了解Verilog的编程及DE2板的应用，加强对其实际应用的操作。
    2022-11-08 06:00:02下载
    积分：1
  • zw222
    ZardWars Files ------------------------------
    2014-03-20 01:43:16下载
    积分：1
  • Риторика_Зачетная работа
    access must be conf urr arr
    2019-05-29 20:23:53下载
    积分：1
  • 基于FPGA的TLC549驱动设计
    ADC和DAC是模拟量和数字量之间不可或缺的桥梁。而AD,DA转换器在数字控制系统中也有着重要地位。D/A转换器把收到的数字控制信号转换成模拟信号，实现对被控制对象的控制。而A/D转换器将各种模拟信号转换为抗干扰更强的数字信号，直接进入数字计算机进行处理，存储并产生数字控制信号。
    2022-12-25 18:35:03下载
    积分：1
  • Median Filter
    基于FPGA开发3*3模板的Median Filter，均值滤波器的缺点是，会使图像变的模糊，原因是它对所有的点都是同等对待，在将噪 声点分摊的同时，将景物的边界点也分摊了。为了改善效果，就可采用加权平均的方式来构造滤波器。
    2022-03-02 06:34:09下载
    积分：1
  • BBTHG_II_t_x
    KDP晶体二倍频与三倍频；基于耦合波方程组；已于实验结果校核 (Sum Frequency in KDP)
    2021-03-16 11:39:21下载
    积分：1
  • FPGA实现LC12S无线通讯模块收发
    FPGA实现LC12S无线通讯模块收发，使用Verilog语言。程序实现一个模块根据案件发送数据，另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。
    2022-01-26 03:51:50下载
    积分：1
  • 696518资源总数
  • 104932会员总数
  • 9今日下载

热门标签

Visual C++ matlab C/C++ Java Others Unix_Linux EasyLanguage易语言 Visual Basic C# PDF C++ Delphi VHDL ASP WINDOWS
热门下载

Copyright© 2019-2025 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！