该文件包含 vhdl 代码 andgate 的设计

代码说明：

与门是实现逻辑合取一个基本的数字逻辑门 — — 它真值表的权利的行为。高输出 （1） 的结果，只有当两个输入和门都高 （1）。如果没有或只有一个输入与门是高，低的输出结果。在另一种感觉的功能，有效地发现之间两个二进制数字，最低一样或函数会查找最大值。因此，输出始终是除外的所有输入都时 1s 0。