网站首页

数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms

于 2022-05-20 发布文件大小:789.99 kB

 0  288

下载积分: 2 下载次数: 1

我要下载

代码说明：

数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms-digital timer, the use of VHDL development, the use of digital control, the precision of the ms

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DongHo
design a clock using KIT DE1

2014-09-19 04:46:23下载

积分：1
RS-code
说明：我测试过的！Verilog HDL实现RS编码。(I' ve tested it! RS coding Verilog HDL implementation.)

2010-04-12 20:30:36下载

积分：1
60进制减法相比较代码效率高可以进行级联
60进制减法相比较代码效率高可以进行级联-60 compared to 229 subtraction efficient code can be concatenated

2022-01-25 18:25:04下载

积分：1
My_PMSM_SOPC
基于FPGA的PWM波生成程序，用于控制步进电机。(A PWM wave generater for driving stepper motor.)

2018-05-07 20:05:05下载

积分：1
vhdl对dds的原理设计，由衷要得论文价值。不后悔
vhdl对dds的原理设计，由衷要得论文价值。不后悔-right dds VHDL design principle, we sincerely value of fine papers. No regrets

2022-07-26 10:48:53下载

积分：1
quanjiaqi
4 级流水方式的8 位全加器。。。。。。(Way flow of 4 full adder 8. . . . . .)

2009-04-29 15:48:35下载

积分：1
Huffman
用VHDL编写的huffman编码的源程序(With the VHDL source code written in huffman coding)

2010-06-08 14:58:32下载

积分：1
16位的移位寄存器，加上testbench,可以在modelsim里面运行~
16位的移位寄存器，加上testbench,可以在modelsim里面运行~-16 of the shift register and testbench, modelsim the inside running ~

2023-07-15 21:45:02下载

积分：1
jishuqi
计数器是数字系统中使用最多的时序电路，它不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。(Counter is the most frequently used sequential circuit in digital system. It can be used not only for counting clock pulses, but also for frequency division, timing, generating beat pulses and pulse sequences, and performing digital operations.)

2018-11-26 15:42:03下载

积分：1
rtl
SPI verilog RTL code

2016-02-29 12:26:08下载

积分：1

696518资源总数
106242会员总数
10今日下载

数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms

0 个回复

热门标签

热门下载