网站首页

System Veirlog实现的AHB总线

于 2022-05-20 发布文件大小:450.08 kB

 0  124

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用System Veirlog实现的了AHB总线的全部功能，支持SPILI传输，支持RETRY传输，使用固定优先级仲裁机制，并写了两个简单的主从设备验证了总线的功能。Veirlog也可以如此实现

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

CPU_Project_board
CPU 5级流水线实现（加hazard处理与板级验证，板级验证带有按键消抖）(5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce))

2020-12-03 09:29:25下载

积分：1
系统设计
说明：基于PCF8591数模转换和DDS技术的信号发生器系统设计(Design of Signal Generator System Based on PCF8591 Digital-to-Analog Conversion and DDS Technology)

2020-06-21 02:20:01下载

积分：1
uart
通过串口发送，实现FPGA与stm32的dds发生器(Implementation of DDS generator)

2018-11-28 09:19:29下载

积分：1
测试AD9280的功能，用verilog编写
通过verilog编写AD9280的测试程序，将AD9280采集的数据存储到sdram中，然后读取sdram中的数据，发送到串口进行保存。

2022-08-12 16:55:30下载

积分：1
verilog_median_filter
图像处理的中值滤波器，使用verilog开发环境编程实现。(Verilog development environment programming median filter)

2016-01-24 16:54:32下载

积分：1
SPI_UART
SPI读写AD9361，通过串口回读关键寄存器读写是否正确。(SPI reads and writes AD9361, reads and writes the key registers correctly through the serial port.)

2018-11-19 10:54:24下载

积分：1
breath
说明：利用verilog写的PWM 程序，来实现产生呼吸灯的效果。(Using xerilog to generate breathing lamp)

2020-06-17 04:40:01下载

积分：1
四人抢答器,FPGA,Verilog
以设计的参考示例为例，当设计文件加载到目标器件后，按下核心板复位按键，表示开始抢答。然后，同时按下S1-S4，首先按下的键的键值被数码管显示出来，对应的LED灯被点亮。与此同时，其它按键失去抢答作用。DE2开发板子

2022-06-19 01:33:42下载

积分：1
FIFO_Buffer(verilog)
这是一个FIFO_Buffer的verilog代码.(This is a FIFO_Buffer the Verilog code.)

2021-04-22 13:38:49下载

积分：1
fpq
介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法，利用这一方法，可使波形频率在大范围内变化。()

2007-07-24 15:46:43下载

积分：1

696518资源总数
106215会员总数
5今日下载

System Veirlog实现的AHB总线

0 个回复

热门标签

热门下载