网站首页

System Veirlog实现的AHB总线

于 2022-05-20 发布文件大小:450.08 kB

 0  115

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用System Veirlog实现的了AHB总线的全部功能，支持SPILI传输，支持RETRY传输，使用固定优先级仲裁机制，并写了两个简单的主从设备验证了总线的功能。Veirlog也可以如此实现

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

MifFileGen
VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子，生成的是一个定点的正弦数据表文件，需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)

2013-07-19 02:32:45下载

积分：1
基于 FPGA 的 VGA
本代码是基于可编程门阵列flield视频图形阵列实现。该代码是使用Verilog

2022-03-22 21:24:07下载

积分：1
CPU-Verilog
简单流水线CPU，使用 verilog实现，实现一条指令的整个流程(Implementation of Simple Pipeline CPU Verilog)

2020-06-23 19:40:01下载

积分：1
sdram_hr_hw_4port
这个是DE2上的SDRAM 四个端口的驱动代码，相当实用！(This is a four-port SDRAM on a DE2 driver code, very useful!)

2010-07-14 21:21:05下载

积分：1
32 bit shifter verilog fpga
应用背景32 位数字移位器，可用于乘法器的实现关键技术32位数字移位器，采用查招标的方式，基于FPGA和Verilog语言

2022-07-28 04:32:07下载

积分：1
AHB_UVC_and_AHB_IC_Verificat
ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications

2020-10-21 12:07:24下载

积分：1
数字钟
数字钟(Digital clock)

2018-02-27 21:34:28下载

积分：1
ag-overview
说明： agilex fpga description

2019-05-13 18:21:04下载

积分：1
vhdl
说明： vhdl常见小实验代码，包括二进制比较器，4选1,8421十进制，8421转化成格雷码，8421余三码，分频器，数据码译码器，二进制减计数器，四位环形计数器等(VHDL common small experiment code)

2020-06-24 13:00:02下载

积分：1
pe1lca
vhdl code for programming

2012-11-22 21:37:52下载

积分：1

696518资源总数
105958会员总数
18今日下载

System Veirlog实现的AHB总线

0 个回复

热门标签

热门下载