登录
首页 » Verilog » ds18b20温度传感器

ds18b20温度传感器

于 2022-12-14 发布 文件大小:1.08 MB
0 172
下载积分: 2 下载次数: 2

代码说明:

ds18b20温度传感器,通过状态机对传感器分别进行初始化,访问寄存器,读取数据,将读取到的数据显示到数码管当中,实现温度传感的功能。18b20主要是3个状态机,一个主状态机和两个嵌入的状态机。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ps2_interface
    封装PS2接口驱动,用verilog编写!适用于键盘,鼠标等PS2接口的器件。(failed to translate)
    2013-05-05 10:48:42下载
    积分:1
  • jiaotongdeng
    运用VHDL语言编写的交通灯实现程序,能模拟十字路口的交通灯控制(VHDL language using traffic lights to achieve program can simulate the traffic light controlled crossroads)
    2011-06-06 16:26:55下载
    积分:1
  • RS_255_223_ENCODER
    rs255编码解码器,verilog描述,FPGA实现(RS255 223 ENCODER)
    2015-03-30 09:52:09下载
    积分:1
  • My-Simple-Specturm--Analyzer
    基于LabVIEW FPGA的频谱估计与分析(the power spectrum estimation and analysis based on LabVIEW FPGA)
    2013-11-13 08:45:40下载
    积分:1
  • fft-matlab
    FFT的MATLAB实现。非常完整的实现FFT过程,速度很快。(The FFT in MATLAB. Contains more than one source, the FFT process. Learning Reference essential)
    2012-10-27 16:07:24下载
    积分:1
  • A Designers Guide to Asynchronous VLSI
    异步VLSI大规模电路设计的圣经,一本很经典的异步电路入门书籍(The Bible of Asynchronous VLSI Large Scale Circuit Design, A Classic Introduction to Asynchronous Circuits)
    2020-06-23 21:40:02下载
    积分:1
  • Timing_Closure
    详细讲解时序约束培训教材,有利于更好对时序约束的理解(Timing constraints elaborate training materials, facilitate better understanding of the timing constraints)
    2010-08-12 20:02:33下载
    积分:1
  • 32位浮点数乘法
    32位浮点数乘法指令,在quareus13.0平台下编译,在modesim仿真数据正确
    2022-05-20 19:07:56下载
    积分:1
  • 数字时钟verilog HDL
    应用背景设计要求:      1.有基础的实时数字钟显示功能,即时、分、秒的正常显示模式,并且在此基础上增加上,下午显示。          2.手动校准。按动方式键,将电路置于校时状态,则计时电路可用手动方式校准,每按一下校时键,时计数器加1;按动方式键,将电路置于校分状态,以同样方式手动校分。           3.整点报时,仿中央人民广播电台整点报时信号,从59分50秒起每隔2秒发出一次低音“嘟”信号(信号鸣叫持续时间1S,间隙时间1S)连续5次,到达整点(00分00秒时),发一次高音“哒”信号(信号持续时间1S)。           4.闹时功能,按动方式键,使电路工作于预置状态,此时显示器与时钟脱开,而与预置计数器相连,利用前面手动校时,校分方式进行预置,预置后回到正常模式。当计时计至预置的时间时,扬声器发出闹铃信号,时间为半分钟,闹铃信号可以用开关“止闹”,按下此开关后,闹铃声立刻中止,正常情况下应将此开关释放,否则无闹时作用。      5.秒表功能。按start键开始计秒,按stop键停止计秒并保持显示数不变,直到复位信号加入。关键技术      根据总体设计以及各分模块的需要,将分立模块分为7个部分运用verilog  HDL编程来实现。其分别为数字钟主体部分、手动设置、分频、整点报时、闹钟功能、秒表、控制显示和顶层8个模块。       数字钟主体部分主要由三个计数器组成,包括1个24进制计数器,作为小时计数器,2个60进制计数器分别作为分计数器和秒计数器。一个60进制计数器由一个6进制计数器和一个10进制计数器组成,由于都是比较简单的计数器,所以在用verilog设计时作为一个整体部分进行编程实现。同理小时计数器也作为整体部分来编程实现。
    2022-02-18 14:19:22下载
    积分:1
  • uartfifo使用fifo进行uart通信
    使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。
    2022-02-21 18:02:35下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载